- •Чернега в.С. Архитектура информационных систем: Конспект лекций.— Севастополь: СевНту, 2015. — 161 с.
- •Содержание
- •Архитектура информационных систем и
- •Классификация информационных систем
- •Определение и общая характеристика архитектуры ис
- •Двухуровневая файл-серверная архитектура ис
- •Клиент-серверная двухуровневая архитектура ис
- •Переходная архитектура информационныхьсистем
- •Трехуровневая клиент-серверная архитектура
- •1.7. Архитектура распределенных информационных систем и Web-приложений
- •2. Архитектура и функционирование серверных и клиентских компьютеров
- •Обобщенная структурная схема компьютера
- •2.2. Неймановская и гарвардская архитектуры компьютеров
- •2.3. Форматы машинных слов и система команд эвм
- •Cisc- и risc-процессоры
- •3. Архитектура универсальных процессоров информационных систем
- •3.1. Архитектура однокристального микропроцессора
- •3.2. Структурная схема 8-разрядного однокристального мп
- •3.3. Функционирование и временные диаграммы микропроцессора
- •3.4. Слово состояния цикла процессора и его использование
- •3.5. Система команд 8-разрядного микропроцессора
- •Стек имеет следующие особенности:
- •3.6. Программирование арифметических и логических операций.
- •Команды логических операций.
- •Xri число;
- •Команда исключающего или xra r: (a)(r)a
- •Команды сдвига.
- •Команды передачи управления.
- •3.7. Программирование операций ввода/вывода данных
- •4. Функциональные узлы информационных систем
- •4.1. Шинные формирователи буферные регистры
- •4.2. Программируемый параллельный интерфейс
- •4.3. Программируемый последовательный интерфейс
- •4.4. Программируемый контролер прерываний
- •4.5. Программируемый контроллер прямого доступа к памяти
- •4.6. Программируемый таймер
- •4.7. Подключение клавиатуры и устройств индикации к микро-эвм
- •Организация динамического режима работы дисплея.
- •5. Запоминающие устройства информационных систем
- •5.1. Иерархическая организация памяти компьютера
- •5.2. Основные характеристики полупроводниковых зу
- •5.3. Статические озу с произвольным доступом
- •5.4. Озу динамического типа
- •5.5. Постоянные запоминающие устройства
- •6. Архитектура 16-разрядных процессоров
- •6.1. Линейная и сегментная адресация
- •6.2. Сегментация памяти и вычисление адресов
- •6.3. Архитектура 16-разрядного процессора первого поколения
- •6.4. Регистры процессора Intel 8086
- •6.5. Система команд 16-разрядного процессора первого поколения
- •6.6. Способы адресации памяти и устройств ввода/вывода
- •Table dw 1024, 1048, 2048, 3600 ; Задание таблицы в начале ассемблерной dw 4100, 5000, 600, 2000 ; программы
- •6.7. Структура и функционирование 16-разрядной микро-эвм
- •6.8. Защита памяти в процессорах второго и последующих поколений
- •6.9. Поддержка многозадачности и виртуальной памяти
- •6.10 Архитектура процессоров второго поколения
- •6.11. Программирование 16-разрядных микропроцессоров на Ассемблере
- •Adr dd 10 dup(adr) ; десять полных адресов
- •Все public - сегменты, имеющие одинаковое имя или класс, загружаются компоновщиком в смежные области. Все такие сегменты имеют один общий базовый адрес.
- •6.12. Оформление и размещение в памяти ассемблерных программ
- •7. Параллельные вычислительные системы. Суперкомпьютеры
- •7.1. Типы параллельных вычислительных систем
- •7.2. Системы с общей памятью
- •7.3. Системы с распределённой памятью
- •7.4. Гибридные системы
- •7.5. Суперкомпьютеры
- •8. Архитектура 32-разрядных процессоров
- •8.1. Структурная схема и регистры процессоров
- •8.2. Страничная организация памяти
- •8.3. Суперскалярные и мультискалярные микропроцессоры
- •8.4. Архитектура суперскалярных процессоров типа Pentium
- •9. Архитектура 64-разрядных и многоядерных процессоров
- •9.1. Общая характеристика 64-разрядных процессоров
- •9.2. Процессор Athlon 64
- •9.3 Многоядерные процессоры Athlon 64 и Pentium d9xx
- •9.4. Многоядерные процессоры sparc
- •10. Архитектура персональных компьютеров
- •10.1. Обобщенная структурная схема компьютера
- •10.2. Клавиатура пэвм и ее взаимодействие с процессором
- •10.3. Видеосистема компьютера
- •10.4. Последовательный и параллельный интерфейсы компьютера
- •10.5. Универсальный интерфейс usb
- •10.6. Мультимедийный интерфейс высокого разрешения
- •10.8. Аудиосистема компьютера
- •10.8. Системные платы компьютера
- •Список рекомендованной литературы
3.4. Слово состояния цикла процессора и его использование
В начале каждого машинного цикла на шину данных выдается байт состояния (в течение действия сигнала СИН). Назначение каждого разряда слова состояния Di следующее:
-
INTA
- D0
- Cигнал подтверждения прерывания. Используется для синхронизации передачи в МП из прерывающего устройства адреса прерывающей программы;
WO
- D1
- Признак того, что в данном машинном цикле будет выполняться запись в память или вывод информации (WO=0). В противном случае будет выполняться ввод или чтение из памяти;
STACK
- D2
- Указывает, что адресная шина содержит адрес одной из ячеек зоны ОЗУ, используемой в качестве стека;
HLTA
- D3
- Подтверждение выполнения процессором операции останова (HALT);
OUT
- D4
- Указывает, что на адресной шине, содержится адрес устройства вывода, на шинах данных – выводимая информация;
М1
- D5
- Признак машинного цикла выборки первого байта команды
INP
- D6
- Указывает, что на адресной шине находится адрес устройства ввода, а ввод будет производится на шину данных по сигналу Прием на выводе DBIN;
MEMR
- D7
- Признак того, что в данном машинном цикле будет выполняться чтение из памяти.
Как видно из схемы восьмиразрядного микропроцессора, у него нет раздельных сигналов чтение/запись памяти и чтение/запись устройств ввода/вывода, а лишь общий сигнал Чтение /Запись. Для формирования таких сигналов и используется информация о слове состояния цикла МП (рисунок 3.5).
-
Рисунок 3.5 – Схема компьютера на основе 8-разрядного микропроцессора
3.5. Система команд 8-разрядного микропроцессора
Команды восьмиразрядного процессора можно классифицировать по нескольким признакам. По виду выполняемых операций все команды МП можно разделить на следующие группы:
Передачи данных; 5) Регистровых операций;
Арифметических операций; 6) Передачи управления;
3) Логических операций 7) Работа со стеком;
4) Сдвига; 8) Ввода/вывода;
9) Управление процессором.
Эти команды занимают в памяти 1 байт, а при использовании непосредственного операнда - 2 байта. Команды можно классифицировать в соответствии с адресом, содержащимся в команде на следующие:
Команды обращения к памяти. Операция, указанная в команде, относится к содержимому, хранящемуся в памяти ЗУ по определенному адресу, т.е. команда задает адреса ячейки памяти ЗУ. Например, команда ADD 200 означает: выбрать число в качестве второго операнда для сложения с числом, хранимым в аккумуляторе и являющимся первым операндом.
Команды обращения к регистру. Для выполняемой операции не требуется адресация оперативной памяти. Операция выполняется, как правило, над одним операндом, хранящимся в аккумуляторе. Например, CLEAR (Очистить) - означает обнулить аккумулятор.
Команды обращения к устройствам ввода-вывода. Эти команды обеспечивают передачу данных между МП и периферийным оборудованием.
Кроме этого команды классифицируют на группы по типу операций, которые должны выполняться.
Команды передачи данных.
С помощью таких команд можно осуществить передачу данных от одного из регистров А, В, С, D, E, H и L к одному из регистров А, В, С, D, E, H и L. Кроме того, можно выбрать ячейку памяти М (1байт) микропроцессора, адресуясь к ней, как к одному из регистров. При этом для адресации памяти используется содержимое регистровой пары HL.
Есть еще одна возможность задать содержимое регистров: загрузить непосредственный операнд в выбранный регистр. Эти команды, однако, не позволяют выполнять запоминание в обратном направлении (не существует команд, по которым содержимое регистра могло бы быть помещено в поле операндов команды).
Формат команд:
(Метка:) MOV r1, r2 ; Комментарий r1 = A,B,C,D,E,H,L,M r2 = A,B,C,D,E,H,L,M.
|
Move data – передать данные |
При этом r1 определяет регистр или ячейку памяти, в которую производится запись, а r2 – регистр или ячейку памяти, из которых извлекается число или непосредственный операнд.
Если r1=r2 то команда является пустой. Вместо этой команды можно использовать команду NOP. Пустая команда ни при каких обстоятельствах не изменяет содержимого регистров, памяти и состояния МП.
(Метка:) MVI r,число ; Комментари) r = A,B,C,D,E,H,L,M |
Move immediate data - Передать непосредственный операнд. |
По этой команде число, расположенное в поле операндов, заносится в регистр r.
Примеры:
M1: MOV A,B; <B><A>
M2: MOV M,A; <A><M> или <A><<HL>>
MOV B,M; <M><B> или <<HL>>< B >.
MVI M, 12Q; 12Q<M> или 12Q <<HL>>.
Q – обозначает, что число в восьмеричной системе.
Пример: Передать содержимое ячейки 9В 73Н в регистр А; содержимое регистров Н и L не определено.
Выполнение:
MVI Н,9ВН ; <9B> H
MVI L,73Н ; <73>L
MОV А, М ; Выборка из памяти <HL>.
Команды регистровых операций
Команды регистровых операций занимают в памяти один байт. Они используются для того, чтобы содержимое того или иного регистра увеличить или уменьшить на единицу. Это относится к регистрам:
r = B, C, D, E, H, L.
Данные команды изменяют Z-, P- и S–биты состояния, хотя регистр А не участвует в операциях. Благодаря этому можно использовать названные регистры для организации программных циклов. Формат команд имеет следующий вид:
(Метка:) INR r ; Увеличить содержимое регистра на единицу (Increment register)
Пример:
INR C ; <C> + 1 <C>
DCR r ; Уменьшить содержимое регистра на 1 (Decrement register)
Для загрузки аккумулятора А содержимым ячейки памяти используются команды LDAX B и LDAX D.
LDAX B ; Загрузить Акк. Содержимым ячейки памяти, адрес
; которой находится в регистровой паре В,С (Load Akkumulator)
LDAX D ; <<D,E>> A. Обе эти команды однобайтные.
Команда LDA адрес загружает в Акк. Содержимое ячейки памяти, адресуемой вторым и третьим байтами команды.
[<B3> <B2>] A.
Команда запоминания STA адрес производит противоположную передачу:
A [<B3> <B2>] .
Команды работы со стеком.
PUSH rp (rp = B, C; D, E; H, L, PSW) -Запоминание значения регистров в стеке. При выполнении команды содержимое пары регистров запоминается в стеке. Одной из пар регистров является слово состояния процессора PSW, которое состоит из содержимого аккумулятора (старший байт) и регистра состояния (младший байт). Нет такой команды, при выполнении которой запомнится в стеке только один регистр.
Пример:
PUSH B. При выполнении этой команды <B,C>, запоминается в вершине стека, а указатель стека уменьшается на 2. <B> запоминается первым, потом <C> заканчивает стек в его вершине.
POP rp (rp = B, C; D, E; H, L, PSW)- Загрузка регистров из стека. По этой команде пара регистров rp загружается содержимым вершины стека.
Пример: POP D. Эта команда загружает регистры D и E из вершины стека и увеличивает указатель стека на 2. Регистр Е загружается первым.
