Твердотельная електроника / Tverdotila_elektronika

сформовані елементи ІС, міжз’єднання і контактні площадки (рис. 7.4. поз. 2).

Контактні площадки – металізовані ділянки на підкладці або кристалі, призначені для приєднання до виводів корпуса ІС, а також для контролю її електричних параметрів і режимів (рис. 7.4. поз. 3).

Рисунок 7.4 – Напівпровідникова пластина, чіп, контактна площадка

Мікроскладання – мікроелектронний виріб, який виконує певну функцію і складається з елементів, компонентів і інтегральних схем (корпусних і безкорпусних) з метою мікромініатюризації електронної техніки.

Мікроблок – мікроелектронний виріб, який, окрім мікроскладань, містить ще інтегральні схеми й компоненти.

Серія ІС – це сукупність ІС, які можуть виконувати різноманітні функції, але мають єдине конструктивнотехнологічне використання і призначені для спільного застосування (напр., серія 133, серія 155, серія 140).

Класифікація інтегральних схем

1 За технологією виготовлення ІС поділяють на:

напівпровідникові;

плівкові;

гібридні.

2За функціональними призначеннями:

аналогові (АІС);

цифрові (ЦІС).

239

3 За ступенем інтеграції, який оцінюється показником k lg Ne , де Ne – число елементів і компонентів у складі ІС:

малої інтеграції:

Ne ≤ 10, k 1, 10<Ne≤100, k 2 ;

середньої інтеграції: 100<Ne≤1000, k 3;

великі інтегральні схеми (ВІС): 1000<Ne≤10000, k 4 ;

надвеликі інтегральні схеми (НВІС):

10000<Ne≤100000, k 5 .

4За функціональними можливостями:

універсальні;

спеціалізовані.

5За типом основного активного елемента:

ІС на біполярних транзисторах;

ІС на уніполярних транзисторах (МДН, КМДН).

6За конструктивним виконанням:

корпусні;

без корпусні.

Система умовних позначень інтегральних схем

Упроваджена на підставі ГОСТ 17021-75.

Номер серії

1 40 УД 7

Порядковий номер розробки даної ІС в серії (за функціональною ознакою)

Функціональне призначення ІС (У – підсилювач, Д - операційний)

Порядковий номер розробки даної серії

Конструктивно-технологічне виконання ІС

1-й елемент: 1, 5, 6, 7 – напівпровідникові ІС; 2, 4, 8 - гібридні ІС; 3 - інші (плівкові, вакуумні).

240

3-й елемент: ЛА – логічний елемент І – НЕ; ЕН – стабілізатор напруги; ТВ – JК тригер; ТМ – D-тригер; ТМ D- тригер; ТР – RS-тригер; ІP – регістр; ІE – лічильник; СА – компаратор; ПВ – АЦП; ПА – ЦАП; УВ – підсилювач ВЧ; УР – підсилювач проміжної частоти; УН – підсилювач НЧ; УВ – відеопідсилювач; УЕ – емітерний повторювач; ФВ – фільтр ВЧ; ФН – фільтр НЧ; ГС – генератор синусоїдних сигналів.

7.2 Гібридні інтегральні схеми

Основою мікроелектроніки є метод інтеграції (об'єднання) елементів. При цьому сукупність елементів ІС і міжз'єднань виготовляється в єдиному технологічному процесі – одержують закінчений функціональний вузол. Автономно або разом із додатковими елементами цей вузол власне утворює інтегральну схему.

Застосовуються дві основні технології виготовлення ІС – гібридна і напівпровідникова.

До технології виготовлення ІС ставлять 2 суперечливі

Втім, збільшення ступеня інтеграції ІС обмежує сферу її застосування, тобто призводить до зниження універсальності схеми.

Наявність двох технологій – гібридної і напівпровідникової – дещо розв'язує цю суперечність. Максимальну цільність упакування дає напівпровідникова технологія, проте вона є складною, і властивості елементів, виготовлених за нею, не завжди задовольняють вимоги ТУ (наприклад, розкид параметрів і т.п.) Гібридна технологія є більш економною і пристосованою до спеціальних прецизійних

241

пристроїв, дозволяє одержати ІС із кращими властивостями, хоча при цьому з низьким ступенем інтеграції.

Варто пам'ятати, що, крім напівпровідникових і гібридних ІС, існують ще й плівкові ІС. Плівкова ІС – це така, у якої елементи і міжз'єднання виготовляються з плівок необхідної форми з різними електрофізичними властивостями і розміщуються на поверхні діелектричної підкладки або діелектричної плівки. Однак плівкова технологія не дозволяє виготовляти активні елементи із задовільними параметрами. Відтак чисто плівкові ІС – це пасивні схеми (переважно резистивні розподільники напруги, набір резисторів і конденсаторів, резистивноємнісні схеми). Тому всі переваги плівкової технології застосовуються у високопрецизійних гібридних ІС.

Гібридна технологія полягає у наступному (рис. 7.2). На відшліфовану діелектричну підкладку (скло, кераміка) за допомогою масок наносяться плівки резистивних і провідникових матеріалів, а також контактні площадки. Активні елементи за плівковою технологією, як уже зазначалося, не виготовляються, а виробляються окремо, у безкорпусному виконанні, а потім підпаюються. Підкладка розрізається на окремі ІС, які вкладаються до корпусів і приєднуються до контактних площадок виводів. Корпуси герметизуються і маркуються.

Розрізняють два різновиди гібридних ІС:

товстоплівкові, у яких товщина нанесених плівок

∆>10 мкм;

тонкоплівкові, у яких ∆≤1-2 мкм.

Нанесення резистивних і провідникових плівок здійснюється через випарювання у вакуумі різноманітних матеріалів за допомогою трафаретів: ніхрому, двоокису олова і т.д. Плівкові резистори мають значно більший діапазон номінальних значень і менший розкид параметрів

242

порівняно з дифузійними резисторами (виготовленими за напівпровідниковою технологією).

Рисунок 7.5 – Плівкові резистори: 1 – резистивна плівка (ніхром);

2 – провідникова плівка (алюміній);

3 – діелектрична підкладка

Опір плівкового резистора залежить від товщини і ширини плівки, її довжини і матеріалу. Для створення більших опорів застосовуються з'єднання кількох плівок, резистори зигзагоподібної форми тощо.

Плівкові конденсатори створюються шляхом почергового нанесення на діелектричну підкладку провідникових і діелектричних плівок (рис. 7.6).

С ≤104 пФ 5%

Рисунок 7.6 – Плівковий конденсатор

243

Плівкова технологія дозволяє виконувати також індуктивності (у тому числі й трансформатори) у вигляді плоских спіралей прямокутної форми (рис. 7.7). На площі, яка не перевищує 25 мм², можна одержати індуктивність L ≤ 0,5 мкГн. Наноситься також феромагнітна плівка для формування осердя.

Рисунок 7.7 – Плівкова котушка індуктивності

7.3 Напівпровідникові інтегральні схеми

7.3.1 Технологія

Напівпровідникова (монолітна, твердотіла) технологія більш придатна для масового виробництва ІС з високим ступенем інтеграції, характеристики яких не критичні щодо розкиду параметрів пасивних елементів, їх температурної нестабільності і впливу паразитних зв'язків. За напівпровідниковою технологією виготовляється більшість цифрових інтегральних схем і багатофункціональних аналогових ІС. Надійність напівпровідникових мікросхем значно вища, ніж у гібридних ІС, внаслідок невеликої кількості припаювань.

Усі елементи напівпровідникових ІС виконані всередині напівпровідникового кристала – чіпа. Товщина чіпа – 200300 мкм, горизонтальні розміри – від 1,5 х 1,5 мм до

6,0 х 6,0 мм.

244

Планарно-дифузійна технологія виготовлення біполярних напівпровідникових інтегральних схем

На кремнієвому кристалі (рис. 7.8) створюється тонкий шар двоокису SiO2. На нього наноситься шар 1 фоторезиста. Це речовина, яка під дією опромінення стає кислотостійкою. Фоторезист опромінюється ультрафіолетовими променями через фотошаблон 3 (фотопластинка з відповідним рисунком із прозорих і непрозорих ділянок). Опромінені ділянки 5 витравлюються кислотою. Цей процес називається фотолітографією. На ділянках 5 утворюються вікна, через які здійснюється процес дифузії донорних атомів із нагрітого газу 6.

Рисунок 7.8 – Технологія виготовлення біполярних структур ІС

Таким чином, у кремнієвому кристалі формуються n – області (так звані «кишені»), які відповідають емітерам усієї сукупності біполярних транзисторів цієї ІС. При повторенні операцій послідовно формуються області бази, потім колектора. Паралельно формуються пасивні елементи, а на поверхні кристала – міжз'єднання і контактні площадки.

Ця планарно-дифузійна технологія має такі недоліки:

нерівномірний розподіл домішок у областях;

245

нерівномірний опір колектора і збільшення його значення;

відсутні чіткі межі переходів, що призводить до зменшення напруги пробою між колектором і підкладкою;

підкладка дуже впливає на електричні параметри транзистора ІС.

Натомість біполярні інтегральні транзистори,

виготовлені за планарно-епітаксійною технологією,

відзначаються рівномірним розподілом домішок (рис. 7.9).

Рисунок 7.9 – Планарно-епітаксійна біполярна структура

У них на p-підкладці вирощується колектор n - типу. Для зменшення опору колектора, а отже, зниження втрат потужності і ступеня впливу підкладки створюють прихований n+- шар, який має менший порівняно з епітаксійним n - шаром опір. Цей прихований шар створюється за допомогою додаткової дифузії донорних домішок у відповідні ділянки підкладки.

7.3.2 Технологія виготовлення інтегральних МДНструктур

Послідовність операцій цієї технології показана на рис. 7.10. Виконується товстий (до 1,5 мкм) шар окису кремнію SiO2 (а); за допомогою фотолітографії витравляється «вікно» (б); це вікно покривається тонким шаром SiO2 (0,2 мкм) (в); потім уся пластина покривається шаром

246

матеріалу затвора (алюміній, хром, молібден) (г); за допомогою фотолітографії залишається шар металу тільки над тією областю, де буде затвор (д); шляхом дифузії та іонного легування створюються p+- області витоку і стоку (причому електрод затвора служить маскою) (е).

Рисунок 7.10 – Технологія виготовлення МОН (МДН) - структур

Ізоляція

Усі елементи напівпровідникових інтегральних схем містяться в єдиному кристалі. Тому ізоляція елементів від кристала і один від одного є дуже важливою. Застосовуються такі способи ізоляції:

1 Ізоляція за допомогою p-n – переходу (7.11 а) Перехід

зміщується у зворотному напрямі за допомогою негативного потенціалу (порядка кількох вольтів), який стало подається на підкладку. P- n – перехід має дуже

високий опір (кілька мегомів). Це зумовлене застосуванням кремнію з шириною забороненої зони ∆W=1,12еВ.

247