- •Введение
- •Общее представление о плис Spartan-3 с архитектурой fpga
- •Краткое описание отладочных плат Spartan-3
- •Лабораторная работа № 1 Введение в сапр ise фирмы xilinx Цель работы
- •Домашняя подготовка
- •Лабораторное задание
- •Типичные ошибки при выполнении работы
- •Простой узел типа d-триггера
- •Контрольные вопросы
- •Лабораторная работа № 2 Проектирование простого цифрового узла на плис Цель работы
- •Домашняя подготовка
- •Лабораторное задание
- •Типичные ошибки при выполнении работы
- •Примеры описаний узлов , которые можно использовать для исключения влияния дребезга контактов кнопок платы
- •Текст модели rs-триггера- защелки на языке vhdl в 9 значном алфавите приведен ниже.
- •Контрольные вопросы
- •Краткое описание архитектуры плис типа cpld.
- •8. Что такое статическая и динамическая составляющие мощности потребления схемы
- •Лабораторная работа № 3 Проектирование устройства управления зу на плис
- •Домашняя подготовка
- •Типичные ошибки
- •Пример описания устройства управления пзу
- •Внешние и внутренние сигналы модуля пзу
- •Вариант описания уу пзу как схемы, построенной на базе микросхем серии кр1533 и с использованием счетчика кр1533ие18
- •Вариант описания уу зу как автомата
- •Контрольные вопросы
- •Библиографический список
- •Дополнительная литература
- •Приложение а Типичные этапы автоматизированной разработки устройств на базе плис фирмы xilinx
- •Типичная последовательность действий пользователя в сапр плис xilinx ise при проектировании на плис типа fpga
- •Приложение б Фрагменты представлений результатов проектирования на примере проекта d-триггера
- •1.Графические и текстовые формы отчетов
- •2.Параметры проекта и настройки синтезатора
- •Приложение в Интернет-ресурсы
- •Установка ise на примере версии 13.2
- •Глава 5 Цифровые функциональные узлы
- •Глава 5 Цифровые функциональные узлы
- •Оглавление
Домашняя подготовка
Ознакомиться с описанием данной лабораторной работы.
Изучить соответствующие разделы конспекта лекций и рекомендуемую литературу по ПЛИС, отладочной плате и САПР [1─5] , по языку VHDL [6─9]. См. также список интернет- ресурсов в приложении В.
Ответить на контрольные вопросы (см. список в конце описания работы).
Разработать функциональное описание узла и тестирующей программы на языке VHDL, самопроверяющийся тест, предполагаемую схему узла в базисе ПЛИС с архитектурой FPGA (функциональное описание ПЛИС Spartan-3 см. приложение В[4,5]),С помощью САПР оценить быстродействие требуемые на реализацию схемы узла ресурсы и потребляемую мощность от источника питания. ПЛИС, предложить статический тест проверки работоспособности схемы узла на отладочной плате. Если необходимо для проведения верификации проекта на отладочной плате , разработать узел подавления дребезга контактов и включить его в версию проекта, загружаемую в плату. Учесть возможные при проектировании ограничения на нежелательность наличия в проекте управляемых тактовых сигналов ( см . UCF-файлы)
Лабораторное задание
Перед началом работы проводится коллоквиум.
При выполнении работы необходимо пользоваться рекомендациями, приведенными в приложениях А, Б.
Результатом работы является демонстрация временных диаграм моделирования и функционирования спроектированного узла на отладочной плате.
По итогам работы составляется отчет, который включает: результаты домашней подготовки ─ описание проекта и тестирующей программы на языке VHDL; протокол работы с САПР; временные диаграммы моделирования (поведенческого ─ Behavioral Simulation) и пост-трассировочного (Post Place & Routing), отчет программы оценки потребляемой проектом мощности. комментарий, поясняющий их отличие; фрагменты отчета САПР (Synthesis Report) с оценками затрат оборудования ПЛИС (количество LUT, количество триггеров и т.п.) и быстродействия (Timing Report) полученной схемы узла (требуемое время предустановки – setup данных по отношению к тактовому сигналу, время задержки- offset после такта и т.п.); функциональную схему узла (как ее рисует синтезатор ─ RTL-View) и принципиальную электрическую(технологическую) схему- technological view;
отчет –оценка , сделанная САПР по потребляемой мощности, выводы по проделанной работе, включающие найденные ошибки, результаты сравнения ожидаемых результатов с фактическими.
Завершается выполнение работы защитой.
ВАРИАНТЫ работы в классе кафедры
Полученные дома в ходе подготовки к работе VHDL-файлы вы переписываете в классе кафедры ПК в каталог с вашим именем в каталоге вашей группы E/Laby/Poliakov и создаете проект(см приложение). Работать с флешки не стоит- замедление на порядок).
Потом BIT-файл проекта через кабель, подключенный к ЛРТ порту ПК загружается в плату с ПЛИС СПАРТАН-3.
Если у вас ноутбук, там обычно ЛПТ порта нет и можно работать с платой через переходник или USB порт . Но кабель USB имеется только для плат СПАРТАН- 3Е.(это кабель такой же, как кабель подключения ПК к принтеру). Напоминаем, что цоклевка контактов ПЛИС Спартан 3Е отличается от Спартан 3-см.описание лаб.1. Подробное описание плат см. на сайте фирмы Digilent.