- •Введение
- •Общее представление о плис Spartan-3 с архитектурой fpga
- •Краткое описание отладочных плат Spartan-3
- •Лабораторная работа № 1 Введение в сапр ise фирмы xilinx Цель работы
- •Домашняя подготовка
- •Лабораторное задание
- •Типичные ошибки при выполнении работы
- •Простой узел типа d-триггера
- •Контрольные вопросы
- •Лабораторная работа № 2 Проектирование простого цифрового узла на плис Цель работы
- •Домашняя подготовка
- •Лабораторное задание
- •Типичные ошибки при выполнении работы
- •Примеры описаний узлов , которые можно использовать для исключения влияния дребезга контактов кнопок платы
- •Текст модели rs-триггера- защелки на языке vhdl в 9 значном алфавите приведен ниже.
- •Контрольные вопросы
- •Краткое описание архитектуры плис типа cpld.
- •8. Что такое статическая и динамическая составляющие мощности потребления схемы
- •Лабораторная работа № 3 Проектирование устройства управления зу на плис
- •Домашняя подготовка
- •Типичные ошибки
- •Пример описания устройства управления пзу
- •Внешние и внутренние сигналы модуля пзу
- •Вариант описания уу пзу как схемы, построенной на базе микросхем серии кр1533 и с использованием счетчика кр1533ие18
- •Вариант описания уу зу как автомата
- •Контрольные вопросы
- •Библиографический список
- •Дополнительная литература
- •Приложение а Типичные этапы автоматизированной разработки устройств на базе плис фирмы xilinx
- •Типичная последовательность действий пользователя в сапр плис xilinx ise при проектировании на плис типа fpga
- •Приложение б Фрагменты представлений результатов проектирования на примере проекта d-триггера
- •1.Графические и текстовые формы отчетов
- •2.Параметры проекта и настройки синтезатора
- •Приложение в Интернет-ресурсы
- •Установка ise на примере версии 13.2
- •Глава 5 Цифровые функциональные узлы
- •Глава 5 Цифровые функциональные узлы
- •Оглавление
Лабораторная работа № 1 Введение в сапр ise фирмы xilinx Цель работы
Цель работы состоит в ознакомлении с основными подсистемами и этапами автоматизированного проектирования программируемых логических интегральных схем (ПЛИС) фирмы XILINX на примере проекта простого узла типа D-триггер( см.литературу[4─7] и приложение В [4─5]).
Приобретаемые навыки ─ умение выполнять простейшие проектные процедуры в САПР ISE , понимать отчеты и сообщения САПР.
Для изучения используется инструментальный комплект Spartan-3 Starter Kit фирмы XILINX, включающий, в том числе, отладочную плату XILINX Spartan-3 Starter Board, свободно распространяемую версию системы проектирования ISE WebPack (см. [1-3], сайт www.xilinx.com , приложения А Б, Г), в которую входит подсистема моделирования ISE Simulator(ISIM). Можно установить дополнительно более мощную систему моделирования ModelSim (см. приложение В и сайт фирмы www.modeltech.com).
Все студенты выполняют одно и то же задание.
Работа рассчитана на 4 часа.
Домашняя подготовка
Ознакомиться с описанием лабораторной работы.
Вспомнить соответствующие разделы конспекта лекций и рекомендуемую литературу по схемотехнике [4-5], по языку VHDL [6─9], а также изучить:
приложения А и Б данного пособия;
начальное руководство Quick Start в разделе Help системы ISE или его перевод на кафедре ВМСС или материалы по ISE в [1─2];
документацию на ПЛИС Spartan-3 и отладочную плату с этой микросхемой (или ПЛИС Spartan-3Е и плату СПАРТАН 3Е).
Ответить на контрольные вопросы (см. список в конце описания данной работы).
Составить план работы, содержащий последовательность действий, необходимых для выполнения лабораторного задания.
Лабораторное задание
Перед началом работы проводится коллоквиум.
При выполнении работы необходимо пользоваться инструкцией по САПР ISE, приведенной в приложении А, либо в [1] ,либо в интернет по адресу в приложении В[1].
Т.е запустить САПР, создать проект и включить в него файлы описаний триггера на VHDL,провести функциональное (поведенческое) моделирование работы триггера, провести синтез схемы. Просмотреть полученные в результате этого этапа - функциональную и принципиальную схемы, получить оценки потребляемой мощности, задать конструкторские ограничения, провести реализацию схемы на микросхеме ПЛИС, выполнить посттрассировочное(временное) моделирование и сравнить временные диаграммы поведенческой и посттрассировочной моделей, подготовить файл программирования ПЛИС и загрузить его в отладочную плату, проверить работу триггера на плате.
Результатом работы является демонстрация функционирования триггера на отладочной плате с ПЛИС Spartan-3.
По итогам работы составляется отчет, который должен содержать результаты домашней подготовки, описание на языке VHDL проекта и тестирующей программы, протокол работы с САПР, временные диаграммы поведенческого и посттрассировочного моделирования, отчеты САПР с оценками затрат оборудования ПЛИС Spartan-3 на реализацию схемы D-триггера , показатели быстродействия схемы, данные о статической и динамической составляющих мощности, потребляемой от источника питания, выводы и заключение по лабораторной работе, включающие найденные ошибки, результаты сравнения ожидаемых результатов с полученными фактическими. Пример отчета смотрите в файлах документации по практикуму.
Завершается выполнение работы защитой.
