Домашняя подготовка
Ознакомиться с описанием данной лабораторной работы.
Изучить соответствующие разделы конспекта лекций и рекомендуемой литературы [1─9]].Вспомнить основные понятия курса теории автоматов.
Разработать на языке VHDL функциональное описание устройства управления, тест проверки, тестирующую программу, представить предполагаемую схему узла в базисе ПЛИС с архитектурой FPGA , оценить быстродействие и требуемые на реализацию схемы УУ ресурсы ПЛИС, предложить статический тест проверки работоспособности спроектированного УУ на отладочной плате. Записать планируемую последовательность нажатия кнопок и свечения светодиодов.
Лабораторное задание
Перед началом работы проводится коллоквиум.
При выполнении работы необходимо пользоваться рекомендациями, приведенными в приложении А либо [1-3].
Итогом работы является демонстрация результатов синтеза и посттрассировочного моделирования на экране ПЭВМ и демонстрация функционирования спроектированного устройства управления на отладочной плате.
По итогам работы составляется отчет, который включают описания на языке VHDL проекта УУ и тестирующей программы, протокол работы с САПР, временные диаграммы поведенческого и пост трассировочного моделирования , таблицы с оценками затрат оборудования ПЛИС и быстродействия полученной схемы УУ (для автоматов ─ разные способы кодирования состояний-не менее трех), выводы, включающие найденные ошибки, результаты сравнения ожидаемых результатов с полученными фактическими.
Завершается выполнение работы защитой.
Типичные ошибки
Помимо ошибок, указанных в описании лабораторной работы № 2, к типичным для работы № 3 можно отнести следующие:
1) При реализации УУ в виде конечного автомата студенты используют
несинтезабельное подмножество языка VHDL (см. рекомендации в HELP САПР ISE и [7-9]) и не соблюдают строгий стиль описания автоматов;
2) Надо вспомнить изученные на младших курсах типы автоматов ─ МУРА или МИЛИ─ и различия способов кодирования состояний автоматов (САПР позволяет выбрать любой и надо сравнить результаты разных способов кодирования состояний);
3) Типичные ошибки.
A) Отсутствие сигнала начального сброса. Например, моделирование УУ в MICRO CAP проходило успешно, а на VHDL-нет. В MICRO CAP идет моделирование в двоичном алфавите и предполагается начальное значение 0 для сигналов, в то время как на vhdl С ПАКЕТОМ STD_LOGIC_1164- многозначное и начальное значение сигналов неопределенное.
B) Плохо построен тест (не соблюдаются времена предустановки- удержания входных сигналов по отношению к тактовому).
C) Схемы УУ не соответствуют правилам построения синхронных схем- В них выходы отдельных элементов используются как тактовые сигналы для других, в них возникают гонки ,имеет место использования JK-триггеров с асинхронными сбросом и установкой как RS –триггеров-защелок и т.п.(см.1).
Пример описания устройства управления пзу
Параметры рассматриваемого проекта ПЗУ следующие:
емкость ЗУ 8К ×32;
тип БИС ЗУ и его организация: КР556РТ14, 2 К ×4,
(время выборки tA(A) 60 нс);
серия микросхем в схемах управления ─ КР1533;
шины адреса и данных раздельные;
входные управляющие сигналы ─ MS, MR(активный уровень низкий);
время действия сигналов на шине адреса ─ tA(A), на входе MS ─ tCY;
контроль по модулю 2;
температура окружающей среды от минус 10 до + 50 ºC;
временные диаграммы входных и выходных сигналов модуля ЗУ в режиме считывания (в масштабе по t, см. на рис.2).
Блок
управления ПЗУ выдает три выходных
управляющих сигнала ─EWR,
,
,
вырабатываемых по значениям входных
сигналов MS
и MR.
В табл. 1 приведен перечень сигналов блока ПЗУ. На рис. 1 дана его временная диаграмма. Она близка к указанной в задании на проектирование и получена при моделировании ПЗУ с УУ, построенном с использованием задержек на одновибраторах АГ3.
Таблица 1