1. МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ

2. РОССИЙСКОЙ ФЕДЕРАЦИИ

3. _____________________

5. НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ МЭИ

7. институт АВТ

8. кафедра ВМСиС

11. А.К.ПОЛЯКОВ

15. Введение в САПР ПЛИС фирмы XILINX.

17. Лабораторный практикум по курсу

18. "СОВРЕМЕННЫЕ МЕТОДЫ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ СИСТЕМ"

34. Москва 2015

Введение

Эта часть лабораторного практикума по дисциплине «Современные методы проектирования цифровых систем» базируется на одноименном курсе лекций [1] и ранее изученных студентами дисциплинах: «Моделирование», «Схемотехника ЭВМ», «Теория автоматов», «Запоминающие устройства ЭВМ».

Практикум ставит целью начальное ознакомление с системой автоматизации проектирования (САПР) программируемых логических интегральных схем (ПЛИС) фирмы XILINX (смотрите список литературы [1-3] и список интернет- ресурсов в приложении В[1-16] ).Изучение проводится на примерах простых проектов. Подобные проекты студенты уже выполняли на младших курсах, но на другой элементной базе и без использования САПР. Под проектом некоторого устройства ниже понимается совокупность модулей (файлов), которые содержат информацию, необходимую для выполнения его автоматизированной разработки на базе САПР ПЛИС фирмы XILINX. В качестве аппаратной базы практикума кафедры ВМСС МЭИ используется ПЭВМ с ОС WINDOW и отладочная плата, содержащая ПЛИС. В данном пособии как пример рассматривается ПЛИС[4-5] с архитектурой FPGA Spartan-3 (или Spartan-3Е) и ПЛИС с архитектурой CPLD (CoolRunner2) и версия САПР фирмы XILINX типа ISE[] (см.сайт www.xilinx.com и литературу [1-3]).

Для описания проектов должен быть использован один из языков описания аппаратуры (HDL ─ Hardware Description Language), а именно язык VHDL (Very High Speed Integrated Circuit Hardware Description Language)[6-9].Однако студенты могут использовать и другие языки-VERILOG,SYSTEM VERILOG,C++ и др.

Известно большое число подобных практикумов за рубежом. В приведенной библиографии имеются ссылки на практикумы фирмы XILINX (www.xilinx.com) и Университета Сан-Хосе (www.engr.sjsu.edu/crabill/). Основные отличия данного практикума: наличие большого числа вариантов заданий (зарубежные практикумы не предполагают стремления студентов к списыванию); использование языка VHDL, а не VERILOG; использование наработок курсового проекта по проектированию запоминающего устройства (ЗУ), выполненного студентами на младшем курсе.

Первое лабораторное задание ─начальное знакомство с САПР ПЛИС ISE фирмы XILINX (свободно распространяется версия ISE WebPack) на примере общего для всех студентов проекта D-триггера (краткие выдержки из документации фирмы XILINX по ISE вынесены в приложение А).

Второе задание ─ разработка и реализация на ПЛИС типа FPGA индивидуального для каждого студента проекта простого узла типа счетчик, коммутатор и т.п.

В продолжение этой работы на следующем занятии эта же схема реализуется на ПЛИС типа CPLD.

Третье задание ─ проектирование и реализация в виде конечного автомата устройства управления ЗУ на ПЛИС(на третьем курсе это УУ реализовалось как схема в базисе микросхем СИС типа кр1533 ,1554 и т.п.).

35. Однако сильные студенты могут работать по индивидуальным планам, выполнить нестандартные задания и использовать более современные САПР и ПЛИС. Например выполнять лабораторные работы по программе университета Сан-Хосе (www.engr.sjsu.edu/crabill/) или на платах типа ARTYX или ZEDBOARD,имеющихся на кафедре.