- •Оператор Пользователь
- •Организация процессоров
- •Программная модель микропроцессора. Регистры процессора
- •Система команд
- •Различия между ядрами одной микроархитектуры
- •Частота работы ядра
- •Особенности образования названий процессоров
- •1. Общие принципы взаимодействия процессора и озу Контроллер памяти
- •Процессорная шина
- •2.Классификация запоминающих устройств
- •3. Организация памяти первого уровня
- •Эксклюзивная и инклюзивная кэш
- •Блокируемая и неблокируемая кэш-память
- •Политики записи и продержка когерентности
- •Освобождение кэш
- •4. Организация адресных (сверхоперативных) запоминающих устройств
- •5. Запоминающие устройства с ассоциативной организацией
- •6. Организация кэш–памяти на основе ассоциативного запоминающего устройства (кэш с ассоциативной организацией)
- •Ство строк в кэше
- •7. Организация стековых (магазинных) запоминающих устройств
- •8. Организация памяти второго уровня (основной оперативной памяти)
- •9. Организация памяти третьего уровня (внешней памяти)
- •Классификация и основные характеристики внешних запоминающих устройств
- •Организация накопителей на магнитных дисках
- •Дорожки
- •Верхности
- •Организация накопителей на магнитной ленте
- •Организация оптических дисков
- •Комбинированные уровни
- •Вычислительные системы
- •Кластеры
- •Организация функционирования вычислительных систем
- •Проблемы физической передачи данных по линиям связи
- •Проблемы объединения нескольких компьютеров
- •Топология физических связей
- •Организация совместного использования линий связи
- •Адресация компьютеров
- •Ethernet — пример стандартного решения сетевых проблем
- •Структуризация как средство построения больших сетей
- •Физическая структуризация сети
- •Логическая структуризация сети
Освобождение кэш
Ещё одна особенность стратегии связана с тем, что кэш-память очень быстро оказывается полностью заполненной (занятой). Фактически это состояние наступает практически мгновенно, поэтому очередной попытке дублирования ячеек ОП в кэше должен предшествовать обратный процесс - освобождения части кэша для записи новой информации путем её переписи в ОП, на прежнее место.
При возникновении промаха, контроллер кэш-памяти должен выбрать подлежащий замещению блок. Как правило для замещения блоков применяются две основных стратегии: случайная и LRU.
С целью обеспечения равномерного распределения, блоки-кандидаты выбираются случайно. В некоторых системах, чтобы получить воспроизводимое поведение, которое особенно полезно во время отладки аппаратуры, используют псевдослучайный алгоритм замещения. Достоинство заключается в том, что его проще реализовать в аппаратуре.
С целью уменьшения вероятности выбрасывания информации, которая скоро может потребоваться, все обращения к блокам фиксируются. Заменяется тот блок, который не использовался дольше всех (LRU - Least-Recently Used). Когда количество блоков в КЭШ увеличивается, алгоритм LRU становится все более дорогим и часто только приближенным.
4. Организация адресных (сверхоперативных) запоминающих устройств
Запоминающая часть ЗУ организована как линейная последовательность ячеек, обращение к каждой из которых обеспечивается схемой селекции, построенной на основе дешифратора адреса DСА, демультиплесора DMS и мультиплексора MS. Выбор ячейки при выполнении операции записи осуществляется дешифратором DСА и демультиплексором DMS, а при чтении - DСА и MS.
Простейшая структура ЗУ с адресной организацией представлена на рис. 6.
DMS
Рис.6. Структура ЗУ с адресной организацией
Такого рода ЗУ с адресной организацией принято называть ЗУ типа 2D, т.е. ЗУ с двумя измерениями (координатами): первая координата при обращении - адрес А, вторая - направление обмена - чтение или запись. Основой построения ЗУ типа 2D являются за-
на усили- поминающие элементы следующего вида
Рис. 7 |
теля записи |
(выходов DMS, входов MS). В силу этого недостатка ЗУ типа 2D используются лишь в тех случаях, когда количество ячеек памяти невелико, что как раз и характерно для |
(рис. 7):
Каждый ЗЭ адресуемой ячейки выбирается сигналом выбора от DСА. Основной недостаток ЗУ типа 2D - сложная схема селекции и, следовательно, большие затраты оборудования на её реализацию. Сложность селектора пропорциональна емкости ЗУ 2m=E (пример: m=16, 216=64K), т.е. пропорциональна количеству выходов DСА
РОН: m=3 (4, 5) обычно.
Как упростить схему селекции? Один из простейших способов - использование матричной (двумерной) организации запоминающей части ЗУ. В результате получаем структуру ЗУ типа 3D (трехмерную организацию), в которой ячейки ЗУ адресуются (выбираются) двумя параметрами: номером строки и номером столбца в матрице (рис. 8).
Пример: m=16, E=216=64K ячеек, √E=28=256.
Сложность селектора: 2⋅2m/2 (в примере m=16, 2⋅28=512),т.е. в 27(128) раз меньше, чем для ЗУ типа 2D. В общем случае сложность селектора в 2(m/2-1) раз меньше, чем в ЗУ типа 2D.
Здесь выбор ячейки (и ЗЭ) осуществляется двумя сигналами выбора, поступающими одновременно с дешифратора номера строки (DСАст) и дешифратора номера столбца (DСАмл). Их совпадение выбирает адресуемый ЗЭ (рис.9).
В общем случае ЗУ с адресной организацией будем обозначать в виде, представленном на рис. 10.
записи
Рис. 10
Рис. 9
