Устройство управления

В строгой последовательности в рамках тактовых и цикловых временных интервалов работы микропроцессора (такт – минимальный рабочий интервал, в течении которого совершается одно элементарное действие; цикл – интервал времени, в течении которого выполняется одна машинная операция) осуществляет:

• Выборку команды

• Интерпретацию ее с целью анализа формата, служебных признаков и вычисление адреса операнда (операндов), установление номенклатуры и временной последовательности всех функциональных управляющих сигналов

• Генерацию управляющих импульсов и передачу их на управляющие шины функциональных частей микро-ЭВМ

• Анализ результата операции и изменение своего состояния так, чтобы определить месторасположение (адрес) следующей команды

Организация 8-разрядного мп

Имеет следующие особенности:

• Шинную структуру: ШД, ША, ШУ

• Магистральный принцип связи, реализованный в виде связывающего основные устройства МП, двунаправленная восьми разрядная ШД

• Наличие регистровой памяти, образованной программно доступными общими и специализированными регистрами (счетчик команд, указатель стека, указатели данных, регистр временного хранения)

• Наличие средств в организации в стековой памяти (регистр указателя стека, схема выполнения операций инкрементирования, декрементирования)

• Наличие 16 разрядной ША, обеспечивающей возможность прямой адресации любого байта в памяти емкостью 64 Кбайта

• Наличие операций над двухбайтными словами (шестнадцати разрядными числами и адресами)

• Использование трех форматов команд (1,2,3 байтных и разнообразных способов адресации – прямая, косвенная, непосредственная, стековая или неявная), которые позволяли при коротком восьми разрядном слове иметь достаточно гибкую систему команд

• Возможность реализации векторного многоуровнего приоритетного прерывания с использованием БИС контроллера прерывания

• Возможность реализации в МП режиме прямого доступа к памяти с использованием БИС контроллера ПДП

• Наличие эффективных средств работы с подпрограммами обработки запросов прерывания

МП состоит из основных блоков:

• Секция регистров и логических устройств их выбора

• Арифметико-логический блок (АЛБ)

• Регистров команд и устройства управления

• Буферы ШД и ША

Секция регистров включает в себя 8 восьми разрядных регистров W, Z, D, C, H, L, E, B, а также шестнадцати разрядный программный счетчик (PC) указатель стека (SP).

Регистры B, C, D, E, H, L – регистры общего назначения – программно доступные, то есть могут быть использованы в программах:

1. Для хранения данных как отдельные восьми разрядные регистры

2. Для хранения адресов как 3 - 16 разрядные регистры BC(B), DE(D), HL(H).

Буферные регистры W, Z используются для кратковременного подключения при кратковременном хранении операндов (при выполнении команд условных и безусловных переходов). Они являются программно недоступными (пример: дешифрующее устройство, количество входов и выходов связаны соотношением )

Микропроцессор, регистры, числа с которыми работаем – 8 разрядные

Адрес (регистр адреса) – 16 разрядный

Счетчик команд PC формирует адреса ячеек памяти, к которым обращается программа или подпрограмма. При выполнении линейных программ содержимое PC автоматически увеличивается на длину команды. Команды условных и безусловных переходов, вызовов программ обслуживания прерывания и различных подпрограмм фактически обеспечивают загрузку адреса точки перехода или начала вызываемой программы (подпрограммы) в PC.

Указатель стека SP – используется для организации работы со стековой памятью, организуемой в ОЗУ. Стек представляет собой группу последовательно ячеек памяти, снабженных указателем стека, в котором автоматически при записи и считывании устанавливается адрес последней занятой ячейки стека (вершины стека).

При операции занесения в стек слово помещается в следующую по порядку свободную ячейку стека, а при считывании из стека – извлекается последнее поступившее в него слово. Таким образом, в стеке реализуется дисциплина обслуживания «последний пришел – первый ушел».

В МП используется «перевернутый» стек, то есть при передаче в стек слово значение указателя стека (адрес вершины стека) уменьшается, а при извлечении слова из стека – увеличивается. Непосредственно в МП из оборудования стековой памяти держится только указатель стека и соответствующие цепи управления.

Арифметико-логический блок предназначен для выполнения арифметических и логических операций. Он включает в себя аккумулятор (А), буфер аккумулятора (БФА), 8-разрядное АЛУ, блок десятичной коррекции, 8-разрядны регистр признаков (РгП) и буферны регистр (БРг).

Аккумулятор используется в качестве источника одного из операндов и места, где фиксируется результат операции. В командах аккумулятор в явном виде не адресуется – на его использование в операции неявно указывает на операцию.

АЛУ предназначено для выполнения арифметических операций сложения и вычитания, а также основных логических операций (И, ИЛИ, НЕ, исключающее ИЛИ) и сдвига.

По результату выполнения операций в АЛУ, в пяти разрядах (флажках) C, AC, S, Z и P регистра признаков устанавливается «1» или «0».

S

Z

0

AC

0

P

1

C

• Признак переноса C=1, если при выполнении команд появляется «1» переноса из старшего разряда;

• Дополнительный признак переноса AC=1, если при выполнении команд возникает «1» переноса из третьего разряда в четвертый числа при обработке двоично-десятичных чисел. При этом состояние разряда может быть проанализировано лишь командой десятичной коррекции числа.

• Признак знака S=1, если число отрицательное

• Признак нулевого результата Z=1, если при выполнении команды количество единиц в разрядах результата будет четным

• Содержимое разрядов признаков не изменяется при выполнении команд пересылки и команд ввода/вывода.

Регистр РгК и дешифратор ДшК команд используются в МП для получения и дешифрации кода команды. При извлечении команды первый байт, всегда содержащий код предписанной к выполнению операции, помещается в РгК и поступает на дешифрацию в ДшК. После дешифрации определяется число байт в команде, время выполнения команды и тип выполняемой операции.

Перечисленные данные необходимы МП для своевременного формирования синхронизирующих и управляющих сигналов, обеспечивающих взаимодействие всех устройств МП и МПС для выполнения данной команды. Дешифратор совместно с УУ формирует синхронизированные с Ф1 и Ф2 управляющие сигналы для всех внутренних блоков МП, а также выходные сигналы управления и состояния, выдаваемые а ШУ.

Двунаправленный буфер ШД предназначен для логического и электрического разделения внутрипроцессорной магистрали и внешней, системной, ШД.

Буферная схема ША – однонаправленная, обеспечивает передачу адресов команд и данных, а также номеров внешних устройств от МП в систему.

Обмен информацией между МП и ВУ (внешнее устройство) организуется с помощью ША, ШД и ШУ.

ША представляет собой совокупность 16 однонаправленных выходов А15 – А0. Информация о текущем адресе выполняемой команды выставляется и сохраняется на ША в начале каждого машинного цикла.

ШД содержит восемь выводов D0 – D7 и является двунаправленной. В зависимости от типа выполняемых операций информация может считываться с ШД в процессор или поступать из процессора на входы ОП или УВВ б

ШУ предназначена для передачи управляющих сигналов, признаков состояния процессора и периферийного оборудования.

Команды сравнения 8-разрядных операндов выполняются с помощью команд вычитания без фиксирования результата в аккумуляторе, то есть сами операнды при выполнении этих команд не изменяются. Это позволяет производить многократное сравнение содержимого акумулятора с различными операндами. Изменеение флагов S_y и C_y этими командами в регистре используются командами условной передачи управления для изменения порядка выполнения программы.