Стековая память

Стековая память, как и ассоциативная, является безадресной. В стековой памяти ячейки образуют одномерный массив, в котором соседние ячейки связаны друг с другом разрядными цепями передачи слов. Запись нового слова производится в верхнюю ячейку (ячей­ку 0), при этом все ранее записанные слова сдвигаются вниз, в соседние ячейки с большими на 1 номерами. Считывание возможно только из верхней ячейки памяти. Если производится считывание с удалением, все остальные слова в памяти сдвигаются вверх, в ячейки с меньшими номерами. В этой памяти порядок считывания слов соответствует правилу LIFO: последним поступил, первым обслужива­ется. В ряде устройств рассматриваемого типа предусматривается также операция простого считывания слова из нулевой ячейки без его удаления и сдвига слов в памяти.

Иногда стековая память снабжается счетчиком стека, показыва­ющим количество занесенных в память слов.

В вычислительных машинах часто стековую память организуют, используя адресную память и регистр - указатель сте­ка.

Структуры адресных запоминающих устройств

Тип используемых запоминающих элементов определенным образом влияет на структуру памяти, в результате чего существует большое разнообразие структур ЗУ.

Совокупность определенным образом соединенных запоминающих элементов (ЗЭ) образует запоминающую матрицу (массив) ЗМ, где каждый ЗЭ хранит бит информации.

ЗЭ должен реализовывать следующие режимы работы: 1) хранение состояния; 2) выдача сигнала состояния (считывание); 3) запись 0 или 1.

К запоминающим элементам должны поступать управляющие сигна­лы для задания режима работы, а также информационный сигнал при записи. При считывании запоминающий элемент должен выдавать сигнал о своем состоянии.

Запоминающий массив имеет систему адресных и разрядных линий (проводников). Адресные линии используются для выделения по адресу совокупности ЗЭ, которым устанавлива­ется режим считывания или записи. Выделение отдельных разрядов осуществляется разрядными линиями, по которым передается записы­ваемая или считываемая информация.

ЗУ строятся из специальных запоминающих элементов, для которых характерно использование троичных сигналов и совмещение линий входных и выходных сигналов.

Адресные и разрядные линии носят общее название линий выбор­ки. В зависимости от числа таких линий, соединенных с одним запо­минающим элементом различают двух-, трехкоординатные ЗУ и т.д., называемые соответственно 2D, 3D и т.д.

Запоминающие устройства типа 2d

Организация ЗУ типа 2D (рис.2.2.) обеспечивает двухкоординатную выборку каждого запоминающего элемента.

Основу ЗУ составляет плоская мат­рица из запоминающих элементов, сгруппированных в 2^k ячеек по n разрядов. Обращение к ячейке задается k-разрядным адресом, выде­ление разрядов производится разрядными линиями записи и считыва­ния.

Адрес ячейки i поступает на схему адресного формирователя АдрФ, управляемого сигналами "Чтение" и "Запись". Основу адресно­го формирователя составляет дешифратор с 2^k выходами, который при поступлении на его входы адреса формирует сигнал для выборки линии i. При этом под действием сигнала "Чтение" формируется сигнал, настраивающий ЗЭ на выдачу сигнала состояния, а под действием сигнала "Запись" - на запись.

Выделение разряда j в i-ом слове производится второй коорди­натной линией. При записи по линии j от усилителя записи поступа­ет сигнал, устанавливающий выбранный для записи элемент в 0 или 1. При считывании на усилитель считывания по линии j поступа­ет сигнал о состоянии элемента.

Используемые запоминающие элементы должны допускать объеди­нение выходов для работы на общую линию с передачей сигналов только от выбранного элемента.

Каждая адресная линия передает три значения сигнала:

1) выборка при записи,

2) выборка при считывании,

3) отсутствие выборки.

Рис. 2.2.

Каждая разрядная линия записи передает в запоминающий эле­мент записываемый бит информации, а разрядная линия считывания - считываемый бит информации. Линии записи и считывания могут быть объединены в одну при использовании элементов, допускающих объ­единение выхода со входом записи. Совмещение функций записи и считывания на разрядной линии широко используется в современных полупроводниковых ЗУ.

Запоминающие устройства типа 2D являются быстродействующими и достаточно удобными для реализации. Однако они неэкономичны по объему оборудования из-за наличия дешифратора с большим числом выходов. Поэтому структура 2D применяется только в ЗУ небольшой емкости.