3.4.2. Адресная подсистема автомата

Реализация булевых функций F₂ подсистемы А на элементах малой интегра­ции более сложна в связи с необходимостью логического «умножения» выходных сигналов DC (2) в виде τa_i на значения сигналов α₁, α₂, …, α_r. Для рассматриваемого примера получим схему рис. 63.

В схемах рис. 62 и рис. 63 у микросхем DC (1) и DC (2) показаны только 10 выходов с номерами 0, 1, …, 9, т.к. остальные выходы DC с 10-го по 15-й не использу­ются в данном примере.

При относительно большом числе логических условий (более 8-12) и числе состояний автомата более 32 увеличение количества элементов «И» и «ИЛИ» для реализации схемы F₂ приводит к необходимости применения нескольких десятков микросхем малой и средней интеграции, что ведет к конструктивной сложности печатной платы-сборки и большому числу контактных (паяных) соединений. В этом случае реализация А подсистемы производится на элементах большой инте­грации (БИС), т.е. осуществляется реализация комбинационной схемы F₂ на ПЗУ или на программируемой логической матрице (ПЛМ).

Рис. 63. Адресная подсистема автомата

При использовании ПЗУ отпадает необходимость в DC (2), т.к. он имеется в составе самого ПЗУ, нет также необходимости формирования унитарного кода f₀, f₁, …, f_i и его преобразования в двоичный код S₀, S₁, …, S_p, т.к. этот код {S} может быть получен сразу на выходе ПЗУ.

Для такой реализации упрощается схема автомата (рис. 64) и меняется пра­вило формирования выходных сигналов {S} как содержимого числового блока ПЗУ, определяемого сводным адресом, т.е. конкатенацией кодов α_r,…, α₂, α₁ и Z_p,…, Z₁, Z₀.

В этом случае по графу автомата строится таблица переходов 25, но с явным обозначением кодов {Z} и {S}. Для рассматриваемого примера получим табл. 26.

При использовании ПЗУ нет необходимости выписывать булевы функции F₂, т.к. по каждой конкатенации {α}{Z} можно определить выходной код {S}, т.е. оп­ределить таким образом содержимое числового блока ПЗУ. Сигнал синхрониза­ции τ будет использоваться как команда считывания ПЗУ. Очевидно, что частота следования импульсов ГИ должна быть согласована с реальным быстродействием работы ПЗУ.

Оценим объем ПЗУ для примера.

Количество переменных {Z} равно 4, мощность множества {α} равна 3, следовательно, число констант – 2⁷. Поскольку разрядность кода {S} равна 4, то объем ПЗУ V = 4∙2⁷ = 2⁹ = 512 бит.

При увеличении числа состояний и логических условий величина V быстро нарастает.

Рис. 64

Пусть мощность множества {Z} равна 6, а q = 12 (q – количество элементов ), тогда V = 6∙2¹⁸. Но т.к. ПЗУ разрядностью 6 не выпускаются, то потребуется V = 8∙2¹⁸ = 2²¹ бит, т.е. объем памяти ПЗУ V > 2 Мб. Такое увеличение объема ПЗУ определяется тем, что в числовом блоке ПЗУ предусмотрены и такие константы, которые не будут соответствовать ни одному реальному сочетанию α_r, …, α₂, α₁, т.к. чаще всего на каждом шаге алгоритма про­веряется лишь одно, максимум два значения α из {α}^*.

Для определения систем булевых функций, подлежащих реализации на ПЛМ, в табл. 25 необходимо внести дополнительно код а(t) и a(t + 1), тогда получим табл. 26, отличающуюся от предыдущей расшифровкой кодов N(t) и N(t + 1).

Таблица 26

a(t)	N(t)	Услов. Пер.	a(t + 1)	N(t) + 1
	Z3, Z2, Z1, Z0	α3, α2, α1		S3,S2,S1,S0
0	0000	~ ~ ~	1	0001
1	0001	~ ~ ~	2	0010
2	0010	~ ~ ~ ~ α1	1 3	0001 0011
3	0011	~ ~ ~ α2 ~		0100 1001
4	0100	~ ~ ~	5	0101
5	0101	~ ~ ~	6	0110
6	0110	~ ~	3 7	0011 0111
7		~ ~ ~	8	1000
9	1001	~ ~ ~	5	0101

По обычному правилу выпишем из полученной таблицы для каждого выхода S_i логическую (дизъюнктивную) сумму всех конъюнкций конкатенации {α}{Z}, при которых S_i равно «1». Для рассматриваемого примера получим^*: