Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
12232 вычислительная техника.(ГОТОВАЯ).doc
Скачиваний:
2
Добавлен:
01.07.2025
Размер:
254.46 Кб
Скачать

16. Нарисовать схему синхронного d-триггера, реализованную на базе jk-триггера. Описать работу схемы.

Триггер представляет собой устройство с двумя устойчивыми состояниями. Устойчивым называется состояние, в котором устройство в отсутствии внешних воздействий может прибывать сколько угодно долго. В общем случае триггер имеет два выхода: прямой и инверсный. Состояние триггера принято определять по значению потенциала на прямом выходе. Если на прямом выходе имеется потенциал равный логической единице, то триггер находится в единичном состоянии (при этом потенциал инверсного выхода равен логическому нулю). В противном случае триггер находится в нулевом состоянии [3].

Структурная схема синхронного D-триггера, реализованная на базе JK-триггера, представлена на рисунке 1.

Рисунок 1 - Структурная схема синхронного D-триггера, реализованная на базе JK-триггера

D-триггер относится к одновходовым триггерам.

Наибольший интерес представляет тактируемый (синхронный) D-триггер, работа которого описывается таблицей переходов:

tn

tn+1

Cn

Dn

Qn+1

0

0

Qn

0

1

Qn

1

0

0

1

1

1

Можно составить логическое уравнение синхронного D-триггера, соответствующее приведенной таблице переходов:

.

Из уравнения видно, что при наличии тактирующего сигнала (С=1), триггер переходит в состояние Qn+1=Dn ,а при отсутствии тактирующего сигнала (С=0), триггер сохраняет предыдущее состояние Qn+1=Qn . Иными словами, синхронный D-триггер осуществляет запись информационного разряда по активному уровню сигнала C с последующим его хранением. Отсюда синхронный D-триггер имеет другое название – триггер-защелка.

Рассмотрим вариант реализации синхронного D-триггера на элементах И-НЕ. Для этого выполним следующие преобразования над задающей его работу ФАЛ

.

 

Полученное уравнение совпадает по своей структуре с уравнением для асинхронного RS-триггера, при условии, что , . Тогда очевидно, что D-триггер представляет собой RS-триггер, на информационные входы которого поданы сигналы в соответствии с полученными выражениями. Поскольку сигналы R и S на вход RS-триггера на базе элементов И-НЕ должны подаваться в инверсном виде, то для получения D-триггера, на входы RS-триггера необходимо подавать . Преобразуем выражение для к виду:

. [1]

Список литературы

  1. Стрыгин В.В.,Щарев Л.С. Основы вычислительной, микропроцессорной техники и программирования: Учеб. Для учащихся техникумов. – 2-е изд., перераб. и доп. – М.: Высшая школа., 1989. – 479с.

  2. Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника: Учебник для вузов/ Под редакцией В.А.Лабунцова. – М.:Энергоатомиздат, 1988. – 320с.

  3. Напрасник М.В. Микропроцессоры и микроЭВМ: Учеб. пособие для техн. – М.: Высш.шк., 1989. – 192с.

15