Міністерство культури і мистецтв

Львівська філія

Київський національний університет культури і мистецтв

Відокремлений підрозділ

Лабораторна робота №7

З дисципліни:

«Архітектура ЕОМ»

Виконала:

ст. гр. КТ-31

(КТ-11Л)

Чолавин Марія

Перевірив:

Гіссовський В.Б.

Львів – 2014

Мета роботи: Ознайомитися з принципами функціонування та

           технічними характеристиками зовнішніх та внутрішніх 

           інтерфейсів ПК.

   План

Вступ.

1. Шини, їх призначення та функціонування.

    1.1 Шина EISA. Призначення та характеристики.

    1.2 Шина PCI, її особливості та подальший розвиток.

    1.3 Шина AGP i SATA.

    1.4 Паралельний та послідовний порти.

    1.5 Шина Fire Wire 1394.

    1.6 Інтерфейс USB 1.0, 2.0, 3.0 призначення та технічні характеристики.

    1.7 Інтерфейс MIDI. Призначення та розміщення.

    1.8 Інтерфейс ATA, SATA, SCSI.  

2. Експериментальна частина.

   2.1 Провести експерименти з зазначеними інтерфейсами та описати їх технічні характеристики.

Висновок.

Література.

1. Шини, їх призначення та функціонування.

Комп'ютерна шина (від анг.computerbus,bidirectionaluniversalswitch —двунаправленний універсальний комутатор) — в архітектурі комп'ютера, підсистема, яка передає дані між функціональними блоками комп'ютера. Зазвичай шина управляється драйвером. На відміну від зв'язкуточка-точка, до шині можна підключити кілька пристроїв за одним набору провідників. Кожна шина визначає свою набір коннекторів (сполук) для фізичного підключення пристроїв, карток і кабелів.

Ранні комп'ютерні шини виглядали паралельні електричні шини з кількома підключеннями, а тепер цей термін використовується для будь-яких фізичних механізмів, які надають ті ж самі логічний функціональність, як паралельні комп'ютерні шини.

Комп'ютерна шина служить передачі даних між окремими функціональними блоками комп'ютера та є сукупність сигнальних ліній, які мають якісь електричні характеристики і протоколи передачі. Шини можуть різнитися розрядністю, способом передачі (послідовні чи паралельні, синхронні чи асинхронні), пропускною спроможністю, кількістю і типами підтримуваних пристроїв, протоколом роботи, призначенням (внутрішня, або інтерфейсна).

1. Шина eisa. Призначення та характеристики.

EISA (англ. Extended Industry Standard Architecture) - шина для IBM-сумісних комп'ютерів. Була анонсована в кінці 1988 групою виробників IBM-сумісних комп'ютерів у відповідь на введення фірмою IBM закритою шини MCA в комп'ютерах серії PS / 2. EISA розширює поширену шину ISA до 32 розрядів і дозволяє підключати до шини більше одного ЦПУ. Адресний простір, в порівнянні з ISA, збільшено до 4 ГБ. Крім того, шина підтримує bus mastering. EISA надмножина ISA, тому, на відміну від MCA, до неї можна підключати старі плати, призначені для роботи з 8- і 16- розрядними версіями ISA: мається як електрична, так і механічна сумісність. Хоча шина EISA менш досконала, ніж MCA, вона була прийнята багатьма виробниками, так як шина MCA була закритою і всі права на неї належали IBM. Зрештою, навіть компанія IBM випустила кілька машин, які використовували шину EISA. Використання шини EISA було дорогим (хоча й дешевше MCA), так що EISA не набула поширення в персональних комп'ютерах. Однак, вона набула поширення в серверах, так як була пристосована для задач, що вимагають великої пропускної здатності шини (наприклад, обмін з НЖМД і робота в мережі). Більшість випущених EISA карт були або контролерами шини SCSI або мережевими контролерами. EISA знайшла застосування в деяких комп'ютерах, що не використовували x86-сумісні процесори:      серія серверів AlphaServer на базі процесорів Alpha;      робочі станції HP 9000-D на базі процесорів PA-RISC;      робочі станції SGI Indigo2 і MIPS Magnum на базі процесорів з архітектурою MIPS. З часом виникла потреба в шині з більш високою пропускною здатністю, і шина EISA була витіснена більш досконалими, але вже локальними шинами VESA Local Bus і PCI. Основні характеристики EISA      Слот EISA повністю сумісний зі слотом ISA. Як і у випадку 16-розрядного розширення, нові можливості забезпечувалися шляхом додавання нових ліній. Оскільки далі подовжувати роз'єм ISA було нікуди, розробники знайшли оригінальне рішення: нові контакти були розміщені між контактами шини ISA і не були доведені до краю роз'єму. Спеціальна система виступів на роз'ємі і щілин в Відповідний місцях на EISA-картах дозволяла їм (картам) глибше заходити в рознімання і приєднуватися до нових контактів. На "першому поверсі" (верхньому) цієї двоповерхової конструкції знаходяться контакти вже відомої ISA, в той час як на "другому поверсі" (нижньому) знаходяться нові висновки EISA. З цієї причини в слоти EISA можуть вставлятися і ISA-картки (останні не будуть повністю входити в роз'єм, так як вони не мають прорізи)      EISA є 32-розрядної шиною, що в поєднанні з 8.33 MHz'амі дає пропускну здатність в 33 Mb / s  32-розрядна адресація пам'яті дозволяла адресувати до 4 Gb пам'яті (як і в розширенні ISA, нові адресні лінії були без затримки)      Автонастройка плат розширення, а також можливість їх конфігурації не за допомогою DIP-перемикачів, а програмно Підтримка можливості завдання рівня дворівневого (edge-triggered) переривання, що дозволяло декільком пристроям використовувати одне переривання, як і у випадку багаторівневого (level-triggered) переривання Підтримка multiply bus master Шина EISA надає великі переваги при використанні кеш-пам'яті Як видно з викладеного описи, для потреб того часу цього було цілком достатньо. Важливою особливістю шини була можливість для будь-якого bus master звертатися до будь-якого пристрою пам'яті або периферійному влаштуванню, навіть якщо вони мали різні розряди шини. Говорячи про повну зворотної сумісності з ISA, слід зазначити, що ISA-карти, природно, не підтримували поділ переривань, навіть будучи вставленими в EISA-коннектор. Що стосується підтримки multiply bus master, то вона представляла собою поліпшену і доповнену версію такої для ISA. Також були присутні чотири рівні пріоритету: 1. cхема поновлення пам'яті 2. DMA 3. Процесор 4. Адаптери шини Був також арбітр шини EISA - так званий перефірійних контролер (ISP, Integrated System Peripheral), який стежив за порядком. Крім цього, в наявності ще один пристрій - Intel's Bus Master Interface Chip (BMIC), яке стежило за тим, щоб master не засиджуватися на шині. Через певну кількість тактів master знімався з шини і генерувалося немаскіруемое переривання.