Міністерство освіти і науки, спорту та молоді україни

Запорізький національний технічний університет

Кафедра комп’ютерних

систем та мереж

Звіт

До лабораторної роботи №4

з дисципліни

“Прикладна теорія цифрових автоматів”

на тему: “РЕГІСТРИ Й ЛІЧИЛЬНИКИ НА ОСНОВІ ТРИГЕРІВ. АНАЛІЗ І СИНТЕЗ”

Розробив студент:

групи КНТ-513 А.С.Черненко

Керівник С.С.Грушко

м.Запоріжжя,

2014

Мета лабораторної роботи №4:

- знайомство із принципом дії регістрів і лічильників різних типів;

- оволодіння методикою синтезу паралельних і послідовних регістрів і їхніх комбінацій; синхронних прямих, обернених (з довільним модулем рахунку) і реверсивних лічильників;

- ознайомлення з особливостями роботи типових схем регістрів і лічильників в інтегральному виконанні на різних типах мікросхем.

Завдання:

1. Схема випробування й часові діаграми роботи регістру, таблиці його функціонування.

Послідовністні схеми регістрів виконуються на основі тригерів і мають такі основні типи:

- з паралельним входом і виходом  регістр пам’яті (Пар.Вх.-Пар.Вих.  інформація при завантаженні, розвантаженні входи/виходи регiстру надходить одночасно-паралельно);

- з послідовним входом і паралельним виходом (Посл.Вх.-Пар.Вих.  інформація при завантаженні надходить на один вхід послідовно, а при розвантаженні знімається одночасно-паралельно з усіх його розрядів-виходів);

- з послідовними входом і виходом (Посл.Вх.-Посл.Вих.  інформація подається на один вхід при його завантаженні та знімається з одного виходу при його розвантаженні послідовно  біт за бітом);

- комбінаційні з різними засобами вводу/виводу інформації. Вони поділяються на однофазні (сигнал передається по одному каналу) і паро фазні  по двох каналах (прямий, обернений код).

Функція регістрів  зберігання, зсув даних і отримання прямих, обернених і доповняльних кодів.

Схема, часові діаграми вхідних, вихідних сигналів для схеми 74164

2. Дослідження схеми лічильника 555ИЕ13 (74191) − синхронний реверсивний 4-розрядний лічильник.

555ИЕ13 (SN 74191). Режими роботи синхронного реверсивного 4-розрядного двійкового лічильника, з асинхронною установкою в довільний стан від 0 до 15, представлені таблиці 1.

Таблиця 1 − Таблиця істинності режимів роботи КМ555ИЕ13

Стани входів					Вихід	Режим
			Т	Di	Qi
0	Х	Х	Х	0	0	Паралельне асинхронне
0	Х	Х	Х	1	1	завантаження
1	0	0		Х		Прямий рахунок
1	1	0		Х		Обернений рахунок
1	Х	1		Х		Зберігання

Рахунок виконується за позитивним фронтом сигналу на вході Т. У кожному з режимів рахунку, залежно від значення сигналу на вході , ІС виробляє два вихідних сигнали (СТ=0/СТ=15 і ), які використаються для каскадування ІС даного типу з метою побудови багаторозрядних лічильників.

До лічильника подається число 1011.

Схема, часові діаграми вхідних, вихідних сигналів для схеми 74191

3. Синтез лічильників із довільним модулем. Різні області застосування вимагають використання лічильників з різними модулями (наприклад, як дільники частоти імпульсної послідовності використаються лічильники з M<2ⁿ, для роботи в 10-вій системі числення застосовуються декадні лічильники з M=10 і т.д.).

Ті методи побудови лічильників з довільним модулем рахунку, що вже існують дуже різноманітні й зводяться по суті до різних підходів в усуненні надлишкових станів , де 2ⁿ − модуль рахунку n- розрядного двійкового лічильника [2, 3, 4, 8]. У лабораторній роботі використаються лише два способи:

- класичний метод синтезу лічильника з довільним модулем M, що розглядає поводження лічильника як синхронного автомата із заданою таблицею переходів;

- метод виключення групи надлишкових станів.

Класичний метод. Коротко перелічимо основні етапи синтезу.

1. На основі заданого значення модуля M визначаємо число тригерів n, округливши до найближчого більшого цілого величину .

2. Вибираємо (якщо він не є заданим) тип тригера, у якому є або легко реалізується рахунковий режим.

3. Вибираємо природний порядок рахунку, починаючи з 0 (у діапазоні 0...M-1), або з α (у діапазоні від α до 2n-1) і складаємо таблицю переходів лічильника за формою табл. 4.2 (обрані JK-тригер і M=5).

4. Складаємо карти Карно для кожної з функцій порушення від аргументів і знаходимо відповідні мінімальні форми:

J3=Q2Q1,  J2=Q1,  J1= ,

K3=1,  K2=Q1,  K1=1.

5. На основі відомих виразів для функцій збудження будуємо схему синхронного лічильника із заданим модулем.

Метод виключення. Використання методу припускає знання виразу для функції збудження рахункового входу i-го розряду лічильника. Виклад методу проведемо на конкретному прикладі синтезу підсумовуючого лічильника, для якого вираз (3.1) при прийме вид , . (4.3)

Для молодшого i=1 розряду f₁=1. Значення модуля рахунку M=6, Т-тригер.

1. На основі заданого значення модуля M визначаємо число тригерів n, округливши до найближчого більшого цілого величину , тобто n=3.

2. Складається таблиця станів лічильника по модулю 2n.

3. Виключається з таблиці група надлишкових станів з виділенням у таблиці наступних кодових комбінацій (наборів): A, B, C. При цьому: А − стан попередній групі надлишкових станів, В − перший в групі надлиш-кових станів, а С - наступний за групою надлишкових станів (рис. 4.11).

Рисунок 4.11 – Стани лічильника

4. Виконується функція корекції порозрядних функцій порушення f_i (i=1, 2, 3) за наступними правилами:

а) Якщо i-ті розряди для станів В і С збігаються, то корекція не потрібна: Q_i(B) = Q_i(C), тоді f_i^*= f_i..

Тут f_i^* − відкоректоване значення порозрядної функції збудження. У даному прикладі:

f₁^*= f₁=1. (4.4)

Якщо i-ті розряди для станів В і С не збігаються, то корекція виконується за правилами.

б) Q_i(А) ≠ Q_i(C) − має місце перемикання стану тригера для знову встановлених суміжних станів. Тоді f_i^*= f_i Vφ_А, де функція φ_А = 0 для всіх наборів, за винятком набору А, для якого φ_А = 1. Отже, і f_i^*=1, що забезпечить перемикання тригера i-го розряду при переході з набору станів А до В.

в) Q_i(А) = Q_i(C) – відсутнє перемикання стану тригера для знову встановлених суміжних станів. Тоді f_i^*= , у цьому випадку значення порозрядної функції порушення f_i^*=0 буде блокувати перемикання тригера i-го розряду при переході з набору станів А до В.

Оскільки надлишкові стани виключені зі станів лічильника, то вираз для функції φ_А можна мінімізувати з врахуванням цих надлишкових станів. У цьому випадку, як це неважко одержати, будемо мати φ_А = Q₃Q₁. У розглянутому прикладі синтезу лічильника має місце корекція як за правилом (4.4, б):

f₃^*=f₃V φ_А=Q₁Q₂ V Q₃Q₁, (4.5)

так і за правилом (4.4, с):

f₂^*= =Q₁* = . (4.6)

У виразах (3.5) і (3.6) f₂=Q₁ і f₃= Q₁Q₂ представляють порозрядні функції збудження для 2-го й 3-го розрядів відповідно. На рис 4.12 зображена схема лічильника, побудована у відповідності до виразу (4.4) − (4.6). Індивідуальні завдання для синтезу синхронних лічильників з довільним модулем зведені в табл. 4.3.

3. Рисунок 4.12 – Лічильник з модулем М=6

Основні етапи синтезу синхронного лічильника з довільним модулем і його схемою.

Стани лічильника						Функції збудження тригерів
Вихідний (t)			Наступний (t+1)
Q3	Q2	Q1	Q3	Q2	Q1	D1	D2	D3
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	0
0	1	0	0	1	1	0	1	1
0	1	1	1	0	0	1	0	0
1	0	0	1	0	1	1	0	1
1	0	1	0	0	0	0	0	0

D₁= Q̅₁

D₂= Q̅₃ Q̅₂Q₁+Q₂ Q̅₁

D₃=Q₂Q₁+Q₃ Q̅₁

Висновок: ознайомилися з принципом дії регістрів і лічильників різних типів; оволоділи методикою синтезу паралельних і послідовних регістрів і їхніх комбінацій; синхронних прямих, обернених (з довільним модулем рахунку) і реверсивних лічильників; ознайомилися з особливостями роботи типових схем регістрів і лічильників в інтегральному виконанні на різних типах мікросхем; дослідили задані регістри 74164, лічильники 74191.