
- •50 “Електротехніка, електроніка і мікропроцесорна техніка”
- •1. Вступ до електроніки. Напівпровідники. План
- •Вступ до розділу «Електроніка».
- •Електричні властивості напівпровідників. Уявлення про основи зонної теорії твердого тіла.
- •Власна провідність.
- •Домішкова провідність.
- •2. Використання властивостей електронно-діркового переходу.
- •Напівпровідниковий діод і його застосування. Напівпровідниковий діод
- •Спрямляючі діоди
- •Схеми спрямовувачів.
- •Стабілітрони.
- •Варикап.
- •Тунельний та інші види діодів.
- •3. Транзистори.
- •Класи транзисторів.
- •Устрій та принцип дії біполярного транзистора.
- •Режими роботи біполярного транзистора.
- •Способи включення та характеристики схем включення.
- •Статичні і динамічні характеристики схем включення.
- •Хрест-характеристика транзистора
- •4. Підсилювачі.
- •Підсилювачі.
- •Характеристики підсилювачів
- •Зворотний зв'язок.
- •Електронний генератор синусоїдальних електричних коливань
- • Вступ до модуля “Мікропроцесорна техніка”.
- •Вступ до модуля “Мікропроцесорна техніка”.
- •Уявлення про інтегральні схеми
- •Уявлення про мікропроцесорні засоби
- •Типова структура мікропроцесорного пристрою
- •Загальні відомості про уявлення інформації в мп-системах
- •Додаткова інформація
- •Кодування чисел в мп-системах
- •Логічні операції
- •Логічні елементи мп-систем
- •За способом кодування двійкових змінних електронними сигналами електронні елементи можуть бути імпульсними, потенціальними, імпульсно-потенціальними, фазовими.
- •8. Схемна реалізація логічних елементів.
- • Схемна реалізація логічних функцій на прикладі функцій “не”, “і”, “або”, 3і–не”, “3або–не” та ін.
- •Типи тригерів за способом функціонування.
- •С инхронний однотактний rs–тригер.
- •Синхронний двотактний rs–тригер.
- •Регістри прийому і передачі інформації.
- •Приклади схемної реалізації зсуваючого регістру
- •Виконання порозрядних операцій «логічне додавання», «логічне множення».
- •В иконання порозрядної операції «складання за mod 2».
- •12. Лічильники.
- •Лічильник як вузол мп-системи. Призначення та класифікація
- •Лічильник з безпосередніми зв’язками з послідовним переносом.
- •Лічильник з паралельним переносом.
- •Реверсивний лічильник з послідовним переносом.
- •13. Схеми дешифраторів.
- •Дешифратори. Класифікація.
- •14. Шифратори, мультиплексори та демультиплексори.
- •Шифратори і перетворювачі кодів
- •Мультиплексори
- •Демультиплексор
- •15. Суматор.
- •Суматор як вузол мп-системи. Призначення та класифікація.
- •Однорозрядний комбінаційний суматор.
- •Однорозрядний накопичуючий суматор.
- •Багаторозрядні суматори
- •Оперативні запам’ятовуючі пристрої
- •Постійні запам’ятовуючі пристрої
- •17. Мікропроцесор.
- •Типова структура мікропроцесора.
- •Основні сигнали процесора.
- •А0а15 – виводи мп, які приєднуються до ша мп-системи;
- •D0d7 – двонапрямлені виводи мп, які приєднуються до шд мп-системи;
- •18. Мікропроцесорні системи.
- •Особливості побудови мп-систем
- •Мікропроцесорні засоби в системах керування
- •19. Перетворювачі сигналів.
- •Принцип перетворення напруги в цифровий код.
- •Аналого-цифрові перетворювачі (ацп).
- •Перетворювачі напруги в код.
- •Перетворювачі кута повороту в код.
- •Цифрово-аналогові перетворювачі.
- •Перетворювач коду в напругу.
- •Перетворювач коду в кут повороту.
- •Література
Однорозрядний комбінаційний суматор.
Ц
е
логічна схема, яка забезпечує отримання
сигналів суми та переносу при одночасній
подачі кодів слів-доданків. Умовне
графічне зображення такого суматора
наведене на рис. 1. На входи суматора
подаються значення розрядів доданків
хі
і уі
та сигнал переносу рі-1
із сусіднього молодшого розряду. Суматор
має два виходи – сума si
і перенос рі
в старший розряд. Закон функціонування
такого двійкового суматора при складанні
трьох цифр хі,
уі
і
рі-1
наведено
в таблиці 1 для функцій si
і рі.
Таблиця 1. Таблиця істинності для функцій si і рі.
Комбінації вхідних сигналів |
Вихідні сигнали |
|||
хі |
уі |
рі-1 |
si |
рі |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
За цією таблицею можна скласти вирази для перемикаючих функцій:
si = хіуі рі-1 хі уірі-1 хіуірі-1 хі уі рі-1;
рі = хі уі рі-1 хіуі рі-1 хі уірі-1 хі уі рі-1.
Отримані вирази спрощуються, перетворюються за правилами булевої алгебри і визначаються остаточні вирази перемикаючих функцій для їх реалізації на певних логічних елементах. Наприклад:
рі = хі уі рі-1 хіуі рі-1 хі уірі-1 хі уі рі-1 =
=хі уі рі-1 хіуі рі-1 хі уірі-1 хі уі рі-1 хі уі рі-1 хі уі рі-1 =
= хі уі (рі-1рі-1) хі рі-1 (уі уі ) уі рі-1(хі хі ) =
= хі уі хі рі-1 уі рі-1.
За такими виразами можна побудувати схему для одного розряду комбінаційного суматора.
Рис. 2. Можливі схеми однорозрядного комбінаційного суматора:
а) – суматор на елементах І–АБО; б) – суматор на елементах І–НЕ.
Розглянутий суматор не має пам’яті, і тому після зняття сигналів з входів сигнали суми і переносу на виході також знімаються.
Комбінаційні суматори використовують в тих випадках, коли після того як результат складання з’явиться на виходах комбінаційних схем формування суми, є можливість запам’ятати його в окремому тригерному регістрі.
Швидкодія однорозрядного комбінаційного суматора характеризується часом встановлення вихідних сигналів суми і переносу після встановлення сигналів на входах суматора.
Однорозрядний накопичуючий суматор.
Це логічна схема, в якій вхідні сигнали хі, уі, рі-1 надходять на вхід почергово і накопичуються та зберігаються на виході після припинення подачі сигналів. Схема накопичуючого суматора будується на основі тригера з лічильним входом, що реалізує операцію додавання за модулем 2. Схема однорозрядного накопичуючого суматора приведена на рис. 3.
Рис. 3. Схема однорозрядного накопичуючого суматора.
В цій схемі після встановлення тригера в стан 0 в момент часу t1 на лічильний вхід тригера надходить цифра першого доданку хі і запам’ятовується в ньому. В момент часу t2 на лічильний вхід тригера надходить цифра другого доданку уі , при цьому тригер реалізує функцію f1 = хі уі . В момент часу t3 надходить цифра переносу з молодшого розряду р і–1 і після закінчення дії сигналу t3 (тригер двотактний) тригер реалізує функцію f2 = f1 рі–1 = хі уі рі–1 = si і зберігає отримане значення суми.
Сигнал
переносу утворюється в момент часу t3.
Якщо одне
із
значень
хі
або уі
дорівнює 1, тобто при рі–1 =
1 повинен виникнути перенос на старший
розряд, то цей перенос утворюється
частиною І(&)1
схеми
І–АБО2.
Якщо хі
= уі
= 1, то перенос утворюється частиною
І(&)2
схеми
І–АБО2,
на один з входів якої подається сигнал
з інверсного входу тригера (
),
а на другий вхід – затримане додатковою
схемою АБО
значення другого доданку уі.
В суматорах накопичуючого типу при додаванні один з доданків звичайно знаходиться в суматорі.
При подачі на вхід суматора коду числа утворюється сума цього числа з числом, що знаходилось в суматорі раніше. Накопичуючий суматор може по черзі сумувати будь-яку кількість чисел, що надходять на його вхід. Отримана сума зберігається і після зняття коду доданку.
Перевага накопичуючого суматора в порівнянні з комбінаційним полягає в простішій організації сумування з накопиченням результату завдяки його здібності до накопичення. Недоліком – є необхідність двох тактів для утворення суми, що збільшує час виконання операції додавання.
Позитивні властивості суматорів накопичуючого і комбінаційного типів поєднує суматор комбінаційно-накопичуючого типу, в якому сигнал переносу утворюється комбінаційною схемою, а сума – на тригері з лічильним входом. Схема такого суматора наведена на рис. 4.
Треба враховувати, що сигнал переносу на виході суматора діє тільки до моменту встановлення результату сумування в тригері.
Рис. 4. Схема однорозрядного суматора комбінаційно-накопичуючого типу.