40. Схемотехнічні принципи побудови тригерів. Jk тригери

Має 2 інформаційні входи: J і K. Подібно до SR-тригера це входи, установки тритера в стан 1 або 0.

41.Д тригери і т тригери

Однак на відміну від SR-тригера в JK-тригера наявність j=k=1 приводить до переведення Q виходу

D-Тритер (тригер затримки)

При поступанні синхросигналу на вхід ЦЕ встановлюється стан, що відповідає потенціалу на вході ДЕ. Особливістю є те, що вихідний сигнал змінюється не зразу після зміни вхідного сигналу а лише з приходом синхросигналу, тобто із затримкою на один період імпульсів синхронізації. Синхронізація цього тригеру може здійснюватися імпульсом або фронтом імпульсу.

T-тритер.

Змінює свій стан по фронту імпульсу на вході ЦЕ. Однак такий тригер крім синхровходу ЦЕ такий тригер має підготовчий вхід ТЕ. Сигнал по цьому входу дозволяє, якщо Т-рівне одиниці, або забороняє(якщо ТЕ рівне нулю) спрацювання тритерів від фронту імпульсів, що поступають на вхід ЦЕ. Аналіз при Т рівне одиниці показує, що відповідний фронт сигналу на вході ЦЕ переводить тригер в протилежний стан.

Частота зміни потенціалу на виходу Т тригера в 2 рази менша частоти імпульсів на вході ЦЕ. Ця

властивість дозволяє будувати на цьому тригері двійкові лічильники.

42. Лічильники імпульсів.

Лічильник у загальному випадку являє собою зв’язаний ланцюг T-тригерів, які утворюють пам’ять із заданим числом станів.

– кубічна структура лічильника.

Розрядність лічильника рівна числу T-тригерів.

Кожний вхідний імпульс змінює стан лічильника, який зберігається до наступного сигналу. Значення виходу тригерів лічильники відображають результат лічби у прийнятій системі числення.

Основне застосування лічильників:

1. Утворення послідовності адрес команд програми.

2. Підрахунок числа циклів при виконанні операцій ділення, множення та зсуву.

3. Одержання сигналів мікрооперацій та синхронізацій.

4. Аналогом цифрового перетворення. Побудова електронних таймерів. Характеристика:

1. Модуль личби.

2. Ємність лічби.

Модуль лічби визначає число станів лічильника. Тоді модуль двійкового N-розрядного лічильника визначається цілим степенем двійки M 2ⁿ

Особливістю лічильника є те, що після лічби лічильник повертається у попередній стан.

Ємність лічби. Визначає максимальну кількість вхідних імпульсів, яку може зафіксувати лічильник

при одному циклі роботи.

При роботі лічильника використовується 3 режими роботи:

1. Керування.

2. Накопичення.

3. Ділення.

Лічильники класифікують за такими 4. Способом організації між розрядних ознаками: зв’язків.

1. Способом кодування. a. З послідовним.

   1. Позиційні. b. З наскрізним.

   2. Не позиційні. c. З паралельним.

2. Модулем лічби. d. Комбінованим переносами.

3. Напрямом лічби. 5. Елементним базисом.

1. Прості. a. Потенціальні.

2. Реверсивні. b. Імпульсні.

3. Потенціально-імпульсні.

43. Асинхронні і синхронні лічильники

Асинхронний сумуючий лічильник виконують на тригерах довільного типу. Переважно використовують JK або D-тригери в лічильному режимі.

Найпростіший чотирьох розрядний лічильник на D-тригерах скадаєтсья із з’єднаних послідовно чотирьох лічильних тригерів таким чином щоб вихід кожного тригера з’єднаний з входом наступного. При надходженні лічильних імпульсів на вхід C тригери будуть змінювати свій стан. Для преведення лічильника у початковий стан використовуються сигнал скидання R, що поступає одночасно на всі входи R тригерів.

– схема асинхронного сумуючого лічильника.

Для побудови асинхронного реверсивного лічильника, який може функціонувати в режимі віднімання достатньо замінити виходи _____. В цьому випадку при надходження імпульсу скидання R на всіх виходах лічильника встановляться одиничні рівні. А при надходженні лічильників на вхід ЦЕ1 тригери лічильника будуть змінювати свої стани.

Для побудови асинхронного реверсивного лічильника можна за допомогою логічної схеми забезпечити подачу сигналів з інверсного виходу Q при сумуванні або з прямого виходу Q при відніманні від попереднього тригера на лічильний вхід наступного тригера.

Синхронні лічильники. Він побудований на лічильних тригерах і логічних елементах.

Вхід ВІ – сигнал дозволу.

Схема реалізована підключенням входу __ до лічильного входу тригера. А для формування сигналу переносу ПЕ використано логічний добуток сигналу розділення лічби ВІ і вихидного сигналу К’Ю. Тобто P V Q

Переключення тригера відбувається по додатному перепаду сигналу на вході ЦЕ тригера та при наявності сигналу дозволу на вході ВІ. При цьому на виході тригера К’Ю і виході переносу встановлюється логічні одиниці. При від’ємному перепаді сигналу на вході ЦЕ1 стан тригера не змінюється. Чергове переключення тригера пройде лише при наступному додатному препаду імпульсу на вході ЦЕ і при наявності дозвольного імпульсу на вході ВІ.