3.8. Контрольные вопросы
3.8.1. Основные архитектурные элементы МП и их назначение.
3.8.2. Структура МПС, преимущества и недостатки трёхшинной организации МПС.
3.8.3. Регистры МП и их назначение.
3.8.4. Запись 16-разрядных чисел в ОЗУ.
3.8.5. В каких режимах может работать учебная микро-ЭВМ и каким образом осуществляется переход в заданный режим?
3.8.6. Объясните назначение индикаторных устройств.
3.8.7. Опишите функции клавиш на пульте оператора.
3.8.8. Поясните порядок записи команд, операндов, мнемонических кодов и комментариев при составлении программы.
3.8.9. Какие методы отладки программы вы можете использовать при работе с УМК?
3.8.10. Для каких целей используются точки останова при выполнении программы?
3.8.11. Как можно организовать прерывание программы и переход к подпрограмме обслуживания прерывания?
Лабораторная работа мп-2 Исследование цикла выполнения команд микропроцессора кр580ик80
4.1 Цель работы: изучение шинной структуры и программной организации микропроцессора К580 и исследование механизма передач данных при выполнении различных команд.
4.2. Теоретические сведения
Структурная схема процессорного модуля приведена на рис. 4.1. В состав кристалла микропроцессора (МП) входит устройство синхронизации (УС), устройство управления (УУ), устройство обработки (УО), блок регистров (БР), буферы данных (БД) и адреса (БА).
УУ
УО
PC
SP
H
N
B
C
D
E
W
Z
БР
БА
DШ
АЛУ
РК
А
F
ША
БД
I
ГТИ
SYNC
RESET
УС
Ф1
Ф2
WRF
DBIN
PrC
STSTB
ЛС
M
EMR/
M
EMW/
I/OR/
I/OW
Рис. 4.1. Схема процессорного модуля
В ходе выполнения программы процессор устанавливает адрес памяти на 16-разрядную ША. По 8-разрядной ШД из памяти принимаются коды, команд и данные, по этой же шине данные записываются в память.
Коды команд по внутренним магистралям поступают в регистр команд(РК). УУ содержит логические схемы для декодирования, которые расшифровывает команды. УУ генерирует необходимую последовательность сигналов, управляющих обработкой и пересылкой информации в микропроцессоре.
УО с помощью АЛУ сигналами с УУ настраивается на выполнение определённой операции. Одновременно АЛУ может совершать операции только над двумя операндами. В большинстве случаев один операнд находится в аккумуляторе, а второй подаётся с шины данных или извлекается из памяти. Результат операции фиксируется в аккумуляторе А, а признаки результата – в регистре F. Отдельные биты регистра F расшифровываются следующим образом:
(S) - признак знака результата (при S=1 результат отрицательный);
Z – признак нуля (Z=1, результат нулевой);
С – признак переноса (при С=1 имеется перенос из 7-го бита результата);
АС – признак вспомогательного переноса (из 3-го бита результата в 4-й);
Р – признак четного паритета ( при Р=1 число единиц в байте результата четное).
Блок регистров, или как их называют регистры общего назначения (РОН), выполняет функции сверхоперативного запоминающего устройства. К этим регистрам могут непосредственно адресоваться команды программы, поэтому каждый из них имеет собственные символьные наименования: В, С, Д, Е, Н, L. Особыми свойствами обладают регистры Н и L, которые могут использоваться как программно-доступные РОН, но наряду с этим они специализированы для хранения косвенных адресов операндов, находящихся в памяти.
Входящие в БР регистры W и Z используются при работе с командами длиной в два, три машинных слова (двух- и трёхбайтными). При этом первый байт команды заносится в регистр команд, второй – в регистр W, а третий – в регистр Z. Регистры W и Z как и РК программно недоступны.
Устройство синхронизации УС осуществляет тактирование работы микропроцессорного модуля и совместно с УУ – обработку и выдачу управляющих сигналов. Функции управляющих сигналов рассмотрим на примере выполнения команды вывода OUT, 2DH, которая выдаёт байт информации из аккумулятора А в буферный регистр внешнего устройства с адресом 2D.
Все числа далее указываются в 16-ричном коде, при записи на языке ассемблера этот код заканчивается буквой Н. Команда OUT, 2DH занимает в памяти 2 байта. В первом байте записывается код команды D3, во втором – адрес внешнего устройства 2D.
Будем считать, что первый байт расположен в ячейке с адресом 0800, а содержимое аккумулятора перед выводом равно 15. количество машинных циклов, в течение которых выполняется каждая команда, равно числу необходимых обращений к памяти и внешним устройствам. Команда OUT выполняется в течение 3-х циклов (рис.4.2): выборки кода операции – М1, чтения адреса ПУ-М2 и вывода содержимого аккумулятора – М3. Каждый машинный цикл состоит из 3-х тактов. Тактирование осуществляется подачей внешних импульсов частотой 2 МГц на входы Ф1 и Ф2 с генераторов тактовых импульсов.
M1
M2 M3
Т1 Т2 Т3
Т4 Т1 Т2 Т3 Т1 Т2 Т3
Ф1
Ф
2
Ш А
S
YNC
ШД
M EMRI
W
RI
J /OW/
Рис. 4.2. Циклограмма выполнения команды
В первом такте ТI каждого машинного цикла на шине адреса ША выставляется адрес ячейки, в которой находится код команды, а на шину данных ШД выдается байт состояния, который фиксируется в регистре состояния с помощью сигнала SYNC. Байт состояния определяет тип выполняемого цикла и его отдельные биты имеют следующий смысл (табл.4 приложения):
D 0 = 1 – цикл прерывания;
D 1 = 0 – выдача данных (в память или внешнее устройство);
D 2 = 1 – адрес стека (на ША выдано содержимое SP);
D 3 = 1 – цикл останова (после выполнения команды HLT);
D 4 = 1 – вывод данных на внешнее устройство;
D 5 = 1 – цикл выборки кода операции;
D 6 = 1 – ввод данных с внешнего устройства;
D 7 = 1 – чтение данных памяти.
Во втором такте Т2 проверяются сигналы готовности PEADY, внутреннего останова HLTA, захвата шин HOLD, а в последнем машинном цикле – сигнал запроса прерывания INT. В конце второго такта процессор выдает сигнал приема данных DBIN или выдачи информацииWRI. Они определяют время и направление передачи по шине данных. В цикле выборки кода операции выдается сигнал DBIN, который используется для формирования системного сигнала приема MEMRI на шине управления. Если сигналы готовности PEADY, HOLD и HLTA не активны, то процессор переходит к такту Т3, в котором завершается прием или выдача информации по шине данных.
Такт Т4 в цикле выборки используется для внутренних операций процессора, в частности, для дешифрования кода команды и межрегистровых передач. В некоторых командах такие передачи требуют пятого такта работы процессора.
Таким образом, в первом цикле выборки кода операции процессор выдаёт на ША из РС адрес 0800 и принимает в регистр команду РК код операции D3.
Во втором цикле М2 чтения из РС выдается адрес памяти 0801 и принимается адрес внешнего устройства 2D (он записывается в регистр W и Z).
В третьем цикле вывода М3 на шину адреса выдается адрес 2D 2D из регистров W и Z и содержимое аккумулятора 15 выводится в буферный регистр внешнего устройства. Так как адреса внешних устройств в отличие от адресов памяти восьмиразрядные, то при их выдаче по 16-разрядной ША младший и старший байты дублируются во избежание несимметрии нагрузки.