Синтез автоматов на примере d-l-r триггера

Как видно, составляющей частью последней схемы является RS – триггер, управляемый низкими уровнями сигналов. Один из методов синтеза автоматов заключается в использовании простых триггеров во внутренней структуре автомата и разработке к ним комбинационных схем для формирования управляющих сигналов триггерам и сигналов выхода. Логические функции, описывающие сигналы управления, называются функциями возбуждения. Таблицы истинности и функции возбуждения для сигналов D-L триггера, приведенного на схеме, с учетом низкого активного уровня этих сигналов имеют вид:

		L	D
1 1 1 0	1 1 0 1	0 0 1 1	0 1 0 1

, .

Реализация этих функций соответствует приведенной выше схеме.

		R	L	D
1 1 1 0 1 1 1 1	1 1 0 1 0 0 0 0	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1

Зачастую в регистрах используют DL – триггеры с общей установкой в ноль (сбросом) или DLR - триггеры, причем, обнуление зачастую имеет более высокий приоритет по сравнению с записью информации со входа. Если сброс производится высоким уровнем сигнала R, то функции возбуждения

, .

Реализация этих функций соответствует приведенной ниже схеме.

Порядок синтеза автоматов.

1.Анализируя поведение системы, определяют количество возможных внутренних состояний автомата m и последовательность их изменения. Структурные схемы синхронного и асинхронного автоматов приведены на рис.

2. Определяют количество триггеров n из расчета 2ⁿ>m, т.к. триггер имеет два состояния.

3. Выбирают тип триггеров, устанавливают условия изменения их состояний.

4. Составляют таблицы переходов и истинности для функций возбуждения триггеров.

5. Составляют логические функции возбуждения, минимизируют их с учетом исключения критических состязаний в схемах.

6. Составляют функциональные и электрические принципиальные схемы по функциям возбуждения, подключают их к триггерам.

При синтезе устройств с обратными связями следует учитывать возможность возникновения автоколебательных процессов особенно для асинхронных автоматов. Необходимо соблюдать следующие условия:

- следует исключить возможность возникновения автоколебаний;

- комбинационная схема должна быть свободной от состязаний;

- в каждый момент времени на входах КС может изменяться только один сигнал;

- фиксация данных в памяти должна осуществляться по окончанию переходных процессов.

Серийно выпускаемы DL, DLR-триггеры в ИС объединяются либо общими входами загрузки, либо обнуления:

В последней ИС общими для всех четырех триггеров являются все управляющие сигналы: записи, обнуления, управления состоянием выхода. Такие устройства называются регистрами.

Лекция 10

Синхронные или тактируемые триггеры

И зменение состояния таких триггеров происходит в момент изменения состояния тактирующего сигнала С. Различают синхронные триггеры в которых по фронту или спаду тактирующего сигнала формируется короткий импульс dC, используемый как сигнал загрузки L, и устройства, использующие дополнительные асинхронные триггеры.

В триггерах первого типа импульсный сигнал dC формируется с помощью т. н. разностных схем (РС), использующих элементы задержки сигналов. В качестве последних могут применяться те же инверторы. Синтез таких триггеров практически не отличается от синтеза асинхронных устройств. Так же составляются таблицы и функции переходов, записываются функции возбуждения, синтезируются комбинационные схемы. Но при синтезе необходимо следить, чтобы за время импульса не произошло больше одного перехода и, в то же время, переходные процессы по фиксации состояния завершились. При воздействии внутреннего тактового импульса информационные сигналы не должны изменяться.

В триггерах второго типа фиксация по фронту или спаду тактового сигнала достигается за счет т.н. логического дифференцирования, когда при изменении состояния тактового сигнала изменяется состояние основного и вспомогательных асинхронных триггеров, запрещающих дальнейшее изменение состояния основного триггера до прихода следующего аналогичного перехода тактового сигнала . Ниже приведена схема D – триггера с фиксацией входного сигнала по фронту тактового сигнала. Штриховыми линиями показаны связи для триггера с асинхронной установкой единицы или нуля низкими уровнями сигналов S и R (потенциальные входы с высоким приоритетом). Такая схема реализована в триггерах 155, 555ТМ2. Принцип работы объясняется с помощью временных диаграмм.

Основной асинхронный RS-триггер реализован на элементах DD5, DD6, первый и второй вспомогательные - на элементах DD1, DD2 и DD3, DD4. Построение диаграмм начинают с входных сигналов D и C, затем проводят единичные значения сигналов Sт, Rт, b,

соответствующие нулевым уровням C и D. При b=1 и Sт=1, сигнал а будет равен 0, и это состояние будет сохраняться до тех пор, пока b не перейдет в нулевое состояние. Изменение тактового сигнала с нуля в единицу при высоком уровне сигналов b, Sт приведет обнулению Rт и такой уровень будет сохраняться до изменения тактового сигнала вновь к единице. С переходом Rт в единичное состояние и при высоком уровне сигнала D, сигнал b примет нулевое значение, которое изменит уровень а с нуля до единицы. Поскольку С=0, то Sт будет сохранять единичный уровень до перехода С в единицу, в результате которого Sт станет равным нулю и, затем, когда вновь примет нулевое значение, Sт вернется в единичное. Чтобы избежать возникновения импульса низкого уровня сигнала Rт во время, когда С=1, а D меняется с единицы в ноль введена связь с выхода DD2 на вход DD3. Таким образом, сигнал Sт повторяет инвертированные импульсы высокого уровня тактового сигнала, если к началу импульса уровень D был высоким, а сигнал Rт – если уровень D был низким. При низком уровне тактового сигнала они равны 1.

Можно дать два Последовательно соединенных DL- триггера, с взаимно инверсными сигналами загрузки.

Тактовый вход, изменяющий состояние триггера в момент изменения состояния тактового сигнала называют динамическим. На электрических принципиальных схемах его обозначают одним из значков:

П римером синхронного D – триггера с установкой по фронту тактового сигнала может быть

Внутренняя принципиальная схема этого триггера приведена выше. Помимо динамического входа записи информации, выставляемой на информационный вход D, триггер имеет также потенциальные входы установки единицы и сброса, имеющие больший по сравнению с тактовым приоритет. Установки производятся низкими уровнями R, S. При низких уровнях на обоих входах R и S, на выходах Q и устанавливается высокий уровень, и только при изменении R, S до единицы, высокий уровень останется на выходе Q, если ноль на S задержится по сравнению с R, или на , если задержится ноль на R.

Е сли D вход триггера соединить с выходом , то получим счетный Т-триггер, изменяющий состояние на противоположное с приходом каждого фронта тактового сигнала. Этот триггер является базовым элементом для построения многоразрядных двоичных счетчиков. Изображается на функциональных схемах как

Лекция 11

JK – триггер

Триггер имеющий два управляющих входа J и K, аналогичных входам S и R RS – триггера, но отличающихся тем, что при единичных состояниях на обоих входах выходы триггера инвертируются. Выпускаются в основном триггеры синхронного типа. Таблица истинности для триггера, функций возбуждения RS – триггера, управляемого высокими уровнями сигналов R, S, матрица Карно для Q+ и соответствующие логические функции представлены ниже

Sт	Rт	Q+	dC	J	K	Q
0 х 0 х 0 0 1 х 1 0	х 0 х 0 х 1 0 0 0 1	0 1 0 1 0 0 1 1 1 0	0 0 1 1 1 1 1 1 1 1	x x 0 0 0 0 1 1 1 1	x x 0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1 0 1

, , .

, .

Т акой триггер очень критичен к длительности импульса dC , т.к при высоких уровнях входных сигналов J, K, dC в нем будут возникать высокочастотные колебания.

Этот эффект исключается усложнением схемы триггера. Ниже приведена схема триггера изменяющего состояние при переходе тактового сигнала с единицы в ноль (по заднему фронту) при условии, что на интервале dC=1 входы J, K постоянны. Изменение уровня входа приводит к соответствующему изменению состояния (см. временную диаграмму).

Н а функциональных и электрических принципиальных схемах тактируемые JK - триггеры обозначаются как

Преобразование триггеров

И спользование одного триггера в качестве других типов достигается путем комбинирования их входов. Проще всего преобразуется JK – триггер:

Лекция 12

Регистры

Устройство, содержащее несколько параллельно или последовательно включенных триггеров с общим управлением, объединенных в одной ИС называется регистром. Предназначены для хранения и преобразования информации.

По структуре соединения триггеров делятся регистры на параллельные, последовательные или сдвиговые, универсальные, специализированные (последовательного приближения).

По типу тактового сигнала различаются параллельные регистры с занесением информации в триггеры уровнем тактового сигнала и с занесением информации по фронту или спаду тактового сигнала. Занесение информации в триггеры последовательных регистров осуществляется по переходу тактового сигнала.

Примером параллельного регистра может быть 1533ИР34 – четырехразрядный регистр с тремя состояниями на выходе, со входом обнуления низким уровнем сигнала R и с занесением информации высоким уровнем сигнал L. В данном регистре соединены параллельно четыре синхронных DLR – триггера с выходами, устанавливаемыми в три состояния. Все входы разрешения занесения, обнуления и тактового сигнала объединены по группам и выведены из регистра

В последовательных или сдвиговых регистрах D или DLR - триггеры соединены последовательно, т. е. вход первого триггера соединен со входом регистра, выход триггера соединен с первым выходом регистра и со входом второго триггера, выход второго триггера соединен со вторым выходом регистра и со входом третьего триггера и т. д. С приходом каждого тактового импульса бит со входа регистра заносится в первый триггер и поступает на первый выход, бит находящийся в первом триггере переносится во второй и, соответственно, переходит с первого выхода на второй, бит со второго триггера переходит в третий и т.д. Бит с последнего триггера теряется.

У ниверсальные регистры позволяют в зависимости от задаваемого режима выполнять занесение параллельных кодов во внутренние триггеры, обнулять триггеры, осуществлять сдвиги от младших к старшим разрядам и наоборот, от старших к младшим. Примерами таких регистров являются 4-х разрядный 531ИР11 и 8-и разрядный 155ИР13. Они синтезированы на базе синхронных D – триггеров и комбинационных схем формирования D – входов.

Вход DS0 используется для загрузки младшего разряда при сдвиге в сторону старших разрядов, DS3 – старшего, при сдвиге в сторону младших разрядов.

М0, М1 определяют код операции:

М1=0, М0=0 – режим хранения; М1=0, М0=1 – сдвиг в сторону старших разрядов; М1=1, М0=0 – сдвиг в сторону младших разрядов; М1=1, М0=1 – параллельное занесение информации со входов D0 – D3.