- •Курс лекций по предмету «Микропроцессоры и микропроцессорные системы» специальности 230101 Занятие 1.(1) Введение.
- •Классификация микропроцессоров
- •Занятие 2 (2) Архитектура микропроцессорных систем
- •Арифметико-логические устройства Структурная схема алу сложения/вычитания чисел с фиксированной запятой.
- •Занятие 4 (4) Структурная схема алу умножения чисел с фиксированной запятой.
- •Занятие 6 (6) Структурная схема алу деления чисел с фиксированной запятой.
- •Занятие (7)
- •Занятие 8(8) Шинная структура мпс
- •Занятие 7(9) Состав блока регистров микропроцессора.
- •Устройство управления микропроцессора.
- •Интерфейсы ввода-вывода.
Занятие (7)
Многофункциональное АЛУ (рис.8)
В многофункциональных АЛУ операции над числами с фиксированной и плавающей запятой, десятичными числами; и алфавитно-цифровыми полями выполняются в основном одними и теми же схемами, коммутируемыми соответствующим образом. На рис. 8 приведена схема многофункционального АЛУ для выполнения совокупности рассматривавшихся арифметических и логических операций. В данной схеме в качестве отдельных фрагментов можно выделить описанные выше АЛУ, при этом для сокращения общего числа связей некоторые связи следует удалить (фактически заменить другими). Так, например, при сложении чисел с фиксированной запятой в отличие от АЛУ в рассматриваемой схеме загрузка РгВ происходит не от ШИВх, а от Рг2 ввиду того, что связь от ШИВх к Рг2 и далее к РгВ должна существовать из-за необходимости реализации умножения. Сумма частичных произведений заносится в РгВ не непосредственно из РгСм, а через РгЗ, так как загрузка РгЗ необходима при выполнении сложения чисел с плавающей запятой и т. п.
Операции двоично-десятичной арифметики в данном АЛУ производятся при помощи двоично-десятичного сумматора СмДес и побайтной организации обработки.
При
выполнении операций над числами с
плавающей запятой используются
двоичный сумматор См
и
схема СОЛО.
При
сложении
(вычитании) чисел с плавающей запятой
первое слагаемой
(уменьшаемое) поступает на входной
регистр Рг1,
второе
(вычитаемое) — на входной регистр РгЗ.
Знаки
слагаемых хранятся
в триггерах знаков ТгЗн!
и
ТгЗн2.
Смещенные
поряд-ки слагаемых пересылаются в
регистры РгС
и
РгД.
Схема
СОЛО
применяется
для сравнения и выравнивания порядков
слагаемых. Сумматор См,
его
входные регистры РгА
и
РгВ
и
выходной регистр РгСм
используются
при сложении (вычитании) мантисс, а
также при передаче мантисс со сдвигом
в процедурах выравнивания порядков и
нормализации результата.
Выравнивание порядков осуществляется следующим образом. Смещенный порядок числа X из РгЗ передается в регистр РгД и в выполняющий роль РгСОЛО счетчик РгСч1, соединенный с выходом СОЛО. Затем в РгС передается смещенный порядок числа У.
После этого начинается сравнение порядков чисел I и Уна СОЛО и сдвиг мантиссы числа с меньшим порядком вправо, при этом значение смещенного порядка вменяется до тех пор, пока он не станет равным смещенному порядку X. Порядок 2 берется равным большему порядку слагаемых.
Чтобы не делать лишних сдвигов мантиссы, превратившейся в процессе выравнивания порядка в 0, на счетчике циклов СчЦ фиксируется предельное число сдвигов, равное числу шестнадцатиричных цифр мантиссы:
СчЦ: = 6.
При выполнении сдвига на один шестнадцатиричный разряд содержимое СчЦ уменьшается на 1. При СчЦ = 0 сдвиги прекращаются и в качестве результата берется большее слагаемое.
После выравнивания порядков осуществляется сложение мантисс и (при необходимости) нормализация результата.
При умножении чисел с плавающей запятой используются: сумматор См; регистр Рг1 для хранения множимого; регистры Рг2 и РгТ для приема и сдвига множителя в процессе умножения мантисс; регистр РгА, используемый для передачи на сумматор смещенного порядка множимого при суммировании порядков и для передачи на сумматор мантиссы множимого при умножении мантисс; регистр РгВ, служащий для передачи на сумматор смещенного порядка множителя при суммировании порядков и для хранения текущей суммы частичных произведений при умножении мантисс; выходной регистр сумматора РгСм, фиксирующий результаты суммирований; счетчик РгСч1, хранящий смещенный порядок произведения; триггеры знаков сомножителей ТгЗн1 и ТгЗн2.
При выполнении деления чисел с плавающей запятой используются: сумматор См; регистры Рг\ и Рг2 для приема соответственно делителя и делимого; регистры РгА и РгВ для хранения смещенных порядков делителя и делимого и для хранения мантиссы делителя и частичного остатка при получении мантиссы частного; счетчик Сч1 для хранения смещенного порядка частного; регистры Рг2 и Рг2' для хранения цифровых разрядов мантиссы частного; триггеры знаков делимого и делителя ТгЗн1 и ТгЗн2.
