Зміст

1 Вступ 5

2 Опис структурної схеми 6

3 Розробка принципової схеми 9

3.1 Розробка мікропроцесорного модулю 9

3.2 Організація пам’яті 14

3.3 Розробка блоку клавіатури 19

3.4 Розробка блоку індикації 21

3.5 Розробка блоку ЦАП 23

3.6 Розробка блоку вводу – виводу 24

3.7 Розробка блоку зв’язку з іншою ЕОМ 27

3.8 Розробка дешифратора адреси 28

4 Розробка програмного забезпечення 31

4.1 Розробка програми мікропроцесора 31

4.2 Програмування інтерфейсів вводу-виводу 32

Висновок 34

Список використаних джерел 35

Додаток А Система управління об’єктом на базі мікропроцесора i8086. Перелік елементів

1.Вступ

Схемотехніка - це наука яка вивчає принципи побудови та склад функціональних вузлів комп'ютера та їх елементів.

Важливе місце в ній посідають системи керування з мікропроцесорами та мікроконтролерами. Вони дозволяють реалізувати складні закони керування електронними пристроями. Знання цих систем створює базу для вивчення побудови мікропроцесорних систем керування Перевага цих систем полягає в їх гнучкості, легкому пристосуванні для вирішення різноманітних завдань програмного забезпечення.

Мікропроцесорна система здатна зробити все, але працює вона не занадто швидко, адже всі інформаційні потоки приходиться пропускати через один-єдиний вузол - мікропроцесор. У традиційній цифровій системі можна легко організувати паралельну обробку всіх потоків інформації, щоправда, ціною ускладнення схеми.

Сучасні мікропроцесорні інтегральні схеми містять усі складові електронно-обчислювальної машини та мікропроцесора, пам'ять даних, пам'ять програм. Ці схеми ефективно використовуються в системах промислового та побутового обладнання.

Розширення функцій мікропроцесорних систем потребує удосконалення знань спеціалістів різних профілів у цьому напрямку.

2. Опис структурної схеми

Структурно контролер складається з двох основних частин: ядра та факультативної частини які зображені на рисунку рисунку 2.1

Рисунок 2.1 Структура контролера (ДК – дискретні канали, АК – аналогові канали, ЛК – лінії керування)

До складу ядра входить мінімальна добірка великих інтегральних схем (ВІС) мікропроцесорного комплекту, необхідних для виконання задач керування. Зокрема, ядро повинно вміщувати:

• Мікропроцесор К1810ВМ86;

• Оперативний запам’ятовуючий пристрій (ОЗП) з організацією 16к х 16 ;

• Постійний запам’ятовуючий пристрій (ПЗП) з організацією

8к х 16;

• програмований таймер;

• контролер переривань;

• контролер прямого доступу до пам’яті.

Факультативна частина реалізує аналогові канали вводу-виводу інформації, за допомогою яких контролер взаємодіє з об’єктом керування.

Канали аналогового вводу-виводу реалізуються на підставі відповідних схем АЦП або ЦАП.

Вибір розрядності ЦАП-АЦП виконуємо згідно з формулами:

N_X = log ₂ (X_max / δ_x); (3.1)

N_Y = log ₂ (Y_max / δ_y); (3.2)

де: X_max , Y_max – максимальні величини координат ПВГІ і ГРП;

δ_x , δ_y – дозволяюча здатність ПВГІ і ГРП за координатами X і Y .

Для ГРП:

N_X = log ₂ (200 / 0,1)= 11

N_Y = log ₂ (460 / 0,1)= 13

Для ПВГІ:

N_X = log ₂ (400 / 0,1) = 12

N_Y = log ₂ (460/ 0,1)= 13

Результати, що отримані за формулами (3.1) та (3.2), округлються до цілого числа байтів.

В зв’язку з тим, що максимальні значення координат для ПВГІ і ГРП можуть різнитися, розрахунки виконуються окремо для кожного пристрою.

Повна структурна схема показана на малюнку 2.2

Рисунок 2.2 структурна схема мікропроцесора і8086

3. Розробка принципової схеми

3.1 Розробка мікропроцесорного модулю

До складу мікропроцесорного модулю входять: мікропроцесор, схема синхронізації, інтерфейс центрального процесору з системною шиною.

3.1.1 Характеристики мікропроцесора

Мікропроцесор і8086 - 16-бітний мікропроцесор .

Велика інтегральна схема МП і8086 геометричними розмірами 5,5x5,5 мм має 40 контактів, містить близько 29000 транзисторів і споживає 1,7 Вт від джерела жив­лення +5 В, тактова частота - 5, 8 або 10 МГц.

Мікропроцесор виконує операції над 8- та 16-розрядними даними, на­веденими у двійковому або двійково-десятковому вигляді, може обробля­ти окремі біти, а також рядки або масиви даних. Він має вбудовані апарат­ні засоби множення та ділення.

У ВІС і8086 ре­алізовано багаторівневу векторну систему переривань з кількістю векто­рів до 256. Передбачено також організацію ПДП, за яким МП припиняє роботу і переводить у третій стан шини адреси, даних та керування.

Середній час виконання команди займає 12 тактів. Особливістю МП і8086 є можливість часткової реконфігурації апаратної частини для за­безпечення роботи в двох режимах - мінімальному і максимальному. Ре­жими роботи задаються апаратно.

Технічні характеристики:

• Тактова частота (МГц): від 4 до 10;

• продуктивність - 0,33 MIPS;

• Приблизні витрати часу на операції, процесорних циклів (EA - час, необхідний для розрахунку ефективного адреси пам'яті, яке варіюється від 5 до 12 циклів) ;

• Розрядність регістрів: 16 біт, розрядність шини даних: 16 біт, розрядність шини адреси: 20 біт;

• Обсяг пам'яті, що адресується: 1 Мбайт;

• Адресний простір I / O: 64 Кбайт;

• Кількість транзисторів: 29 000;

• Техпроцес (нм): 3000 (3 мкм) ;

• Площа кристала (кв. мм): 16;

• Максимальна тепловиділення: 1,75 Вт;

• Напруга живлення: +5 В;

• Корпус: 40-контактний керамічний чи пластиковий DIP, пізніше - 56-контактний QFP і 44-контактний PLCC;

• Обсяг черги команд: 6 байт.

Умовне графічне позначення мікропроцесора надане на рисунку 3.1

Рисунок 3.1- Умовне графічне позначення мікропроцесора і8086

3.1.2 Схема синхронізації

В якості схеми синхронізації вибираємо генератор тактових імпульсів (ГТІ)К1810ГФ84. ГТІ служить для керування центральним процесором (ЦП) та периферійними пристроями, а також для синхронізації сигналів READY з тактовими сигналами ЦП.

ГТІ включає схеми формування тактових імпульсів

(OSC,CLK,PCLК). Сигналу скидання (RESET) та готовності (READY) Схема формування тактових імпульсів генерує сигнали:

CLK – тактової частоти для управління периферійними ВІС;

OSC – тактової частоти генератора що задає;

PCLК – тактової частоти для управління периферійними ВІС.

Сигнали можуть формуватися із коливання основної частоти кварцового резонатора що підключається до входів Х1, Х2;

Або третьої гармоніки кварцового резонатора, що виділяється LC-фільтром який підключається до входу ТАNК.

Схема формування сигналу скидання RESET має на вході тригер Шмітта а на виході тригер що формує фронт сигналу RESET по зрізу сигналів CLK. До входу RES підключається RC ланцюг який забезпечує автоматичне формування сигналу при включенні джерела живлення.

3.1.3 Інтерфейс

Інтерфейс ЦП із системною шиною виконує такі функції:

• Для демультиплексування шини адреси/даних використовуємо регістр 8282;

• Для буферизація шин використовуємо регістр 8286;

• Для формування сигналів керування використовуємо логічні елементи.

Восьмирозрядні буферні регістр 8282 використовується для організації запам’ятовуючих пристроїв, портів вводу-виводу, мультиплексорів і т.п. Буферні регістри складаються із восьми тригерів Т з виходними схемами SW з трьома станами. Умовне позначення на рисунку 3.2.

Запам’ятовуючий сигнал в тригерах досягається при переході сигнала STB від високого рівня до низького. Сигнал OE керує вихідними буферами: При ОЕ=0 буфер відпирається; при ОЕ=1 встановлюється в 3 стан.

Рисунок 3.2. Умовне графічне позначення регістру 8282

Електричні параметри мікросхеми:

• Вхідний струм низького рівня не більше 0,2 мА;

• Вхідний струм високого рівня не більше 50 мА;

• Вихідна напруга низького рівня не більше 0,45 В при струмі 32 мА;

• Вихідна напруга високого рівня не менше 2,4 В при струмі 1мА

Мікросхема 8286 виконана у 20-контактному корпусі.

Це восьми розрядний двонаправлений формувач з трьома станами. Умовне позначення на рисунку 3.3.

Формувач має дві групи – А і В виводів, а також два керуючих виводу Т та ОЕ.

Дозвіл передачі залежить від рівня сигналу на виводі ОЕ, а напрямок передачі визначається рівнем сигналу на виході Т.

Передача сигналів через формувач дозволена, якщо рівень сигналу на виводі ОЕ=0. Напрямок передачі визначається станом виводу Т. При Т=1 відкритий верхній формувач функціональної схеми, і передача сигналів відбувається від групи виводів А до групи виводів В. При Т=0 здійснюється передача від групи виводів В до групи виводів А.

Рис 3.3. Умовне графічне позначення регістру 8286

Електричні параметри мікросхеми:

• Вхідний струм низького рівня не більше 0,2 мА;

• Вхідний струм високого рівня не більше 50 мА;

• Вихідна напруга низького рівня не більше 0,45 В при струмі по шині А – 32 мА, по шині В – 32мА

• Вихідна напруга високого рівня не більше 0,45 В при струмі по шині А –1 мА, по шині В – 5мА