3.4. Синхронная d-защелка
Чтобы разрешить неопределенность SR-защелки, связанной с недетерминированностью схемы, когда входы S и R равны 1, необходимо ее полностью предотвратить. Это становится возможным при использовании синхронной D-защелки (рис. 17).
Она имеет только один вход D. Так как входной сигнал в нижний вентиль «И» всегда является обратным кодом входного сигнала в верхний вентиль «И», ситуация, когда оба входа равны 1, никогда не возникает. Когда D=l и синхронизирующий вход равен 1, защелка переходит в состояние Q=l. Когда D=0 и синхронизирующий вход равен 1, защелка переходит в состояние Q=0.
Таким образом, получается, что когда синхронизирующий вход равен 1, текущее значение D отбирается и сохраняется в защелке. Такая схема представляет собой память объемом 1 бит. Значение, которое было сохранено, всегда доступно на выходе Q. Такая схема требует наличия 11 транзисторов. Более сложные схемы могут хранить 1 бит, имея всего 6 транзисторов. На практике обычно используются последние.
3.5. D-триггер
D-триггер можно построить на основе D-защелки, но отличием его от последней будет являться то, что в его схему добавится генератор короткого импульса. Разберем, зачем он необходим. Вспомним, что защелка отличается от триггера, тем, что она запускается уровнем сигнала, а триггер нарастающим или задним фронтами сигнала. В последнем случае из-за зависимости от фронта сигнала становится неважной длительность импульса, а значит можно использовать для запуска триггера короткие импульсы. Для их получения применяется генератор импульса (рис.18 (а)).
На первый взгляд может показаться, что выход вентиля «И» всегда будет равен 0, так как функция «И» от любого сигнала с его инверсией дает 0, но на самом деле это не совсем так. При прохождении сигнала через инвертор происходит небольшая, но не нулевая задержка. Данная схема работает благодаря этой задержке. Будем измерять напряжение в четырех точках а, b, с и d (рис.18 (а)). Входовый сигнал в точке а представляет собой длинный синхронизирующий импульс (рис.18 (б)). Сигнал в точке b показан над ним. Отметим, что этот сигнал инвертирован и подается с некоторой задержкой. Время задержки зависит от типа инвертора и обычно составляет несколько наносекунд.
Сигнал в точке с тоже подается с задержкой, но эта задержка обусловлена только временем прохождения сигнала (со скоростью света). Обычно эта задержка незначительна по сравнению со временем, которое требуется на прохождение сигнала через инвертор. Таким образом, сигнал в точке с практически идентичен сигналу в точке а.
Когда входные сигналы b и с подвергаются операции «И», в результате получается короткий импульс, длина которого равна вентильной задержке инвертора (обычно 5 нс и меньше). Выходной сигнал вентиля «И» — данный импульс, сдвинутый из-за задержки вентиля «И» (верхний график на рис.18 (б)).
Этот временной сдвиг означает только то, что D-защелка, в схему которой встроен такой генератор, будет активизироваться с определенной задержкой после нарастающего фронта синхронизирующего импульса. Он никак не влияет на длину импульса. В памяти со временем цикла в 50 нс импульс в 5 нс (который сообщает, когда нужно выбирать линию D) достаточно короткий, и в этом случае полная схема может быть такой, какая изображена на рис. 19.
Такая схема триггера проста для понимания, но на практике обычно используются более сложные триггеры.