Архітектура засобів кешування Керування кешуванням

Первинний кеш є розподілений, кеш інструкцій тісно пов'язаний з блоком попередньої вибірки, а кеш даних з виконавчим блоком процесора. Кеш 2 і 3 рівня є спільним, підключається до вн. Шини кеш памяті. В деяких проц. Celeron кеш 1 і 2 рівня відсутній.

TLB-буфер асоціативної трансляції, зберігається і-ція про сторінки до яких були звертання за останній час. TLB даних і інструкцій є об’єднаними в більш дорогих розподілених. Буфер запису пов'язаний з виконавчим блоком процесора і вони дозволяють припинити обмін між кешем і основною пам’яттю, щоб на невеликий час змінити шину процесорів для інших обмінів.

Кеш пам'ять побудована з можливістю організації багатопроцесорних систем. За станом кешу 1 рівня стежить той ЦП до якого цей кеш належить і інші ЦП до цього кешу звертання не мають.

Для стеження за станами кешів 2 і 3 рівня використовують протокол MESI-протокол підтримки когерентності памяті, і стан рядків кушу для кожного ЦП визначається так:

1. М-стан(рядок наявний тільки в кеші процесора і запис в цей рядок не призведе до генерації зовнішнього циклу звертання до шини ЦП)

2. Е-рядок наявний тільки в кеші цього процесора і запис в нього приведе його в М-стан.

3. S-рядок наявний в кешах кількох ЦП, запис в нього супроводжується наскрізним записом в основну пам'ять, а тому при зміні рядка в 1 кеші

і-ція в усіх інших рядках анолюється.

4. І-рядок в кеші відсутній, запис в нього є наскрізним записом в основну пам'ять і це призведе до генерації зовнішнього запиту до шини процесора.

Організація та основні поняття захищеного режиму

Усі сучасні пк передбачають можливість роботи в 2 режимах:

• користувацький(доступ користувача до системи обмежаний)

• супервізора(системний – користувач має доступ до всієї системи)

Першим об’єктом який захищає цей режим є пам'ять,зокрема до тієї ділянки в якій зберігаються коди, системні дані та системні таблиці, щоб дозволити різним пристроям звертатися до цих даних використовують переривання. Одним із способів організації памя’ті є сегментація – розбивається пам'ять на сегменти, кожна задача може звертатися лише до відведеного їй сегменту памяті, а які сегменти доступні для задачі визначено в системній таблиці запитів дескрипторів. Дескриптор – 8-байтові сторінки даних.

В захист памяті не дозволяє за допомогою сегментів:

1. використовувати сегменти не за призначенням

2. не дозволяється порушувати права доступу

3. не можна адресуватися до елементів що знаходяться за границею

4. не можна змінювати вміст таблиці дискрипторів

Рівні привілеїв

Захищений режим надає 4 – рівневу систему привілеїв, яка розмежовує доступ до дискрипторів.

В захищеному режим і є 4 рівні привілеїв.PL0 – найвищий рівень,впливати на нього програми з нищим рівнем ен можуть,а він може впливати на нижчі.PL3 – найнижчий – користувацькі програми.

Сторінкова організація памяті

• використовується для керування фізичною пам’яттю з адресами що вирівняні по границі сторінки. Сторінки не мають прив’язки до даних, а їх розмір визначається особливостями процесора. В перших 32 розрядних проц. розмір стр.=4кб,в Pentium 2 – 2 mb, в сучасних 16 мб.

Постійний розмір такої сторінки та неможливість їх перекриття дозволяє легко перенести сторінку в віртуальні і навпаки, і тому стр організація памяті використовується для створення системи віртуальної памяті. ЇЇ особливістю є те що таблиці каталогів стр. має бути унікальної для кожної задачі, що потребує певних затрат пам’яті.