Паралельні ар-ри
Два напрямки:
Вдосконалення стр. ПК за рахунок зменшення різниці між шв. ЦП і шв. ОП;
Обєднання кількох МП в одну систему;
Кілька ієрархічних рівнів:
Рівень завдань;
Програмний;
Командний;
Арифметичний і розрядний;
Принципи паралельного ф-ня:
Ф-на обробка,
Конвеєрна обробка;
Матрична обробка;
Мультипроцесорна обробка.
Пк intel молодших поколінь
Ар-ра однокристального процесора INTEL 8086.
Це був 16-розрядний процесор, швидкодія 2,5 млн операцій за секунду, частота 5 мГц, адресація памяті до 1 мБ.
Структура МП І8086
Пристрій обробки даних призначений для тимчасового зберігання операндів та виконання операцій над обробленими даними.
Він склад. З 8 16-розрядних рг. Загального призначення,16-го АЛП і рг. прапорців. Пристрій спряжений шиною забезпечує обмін ін-цією між ЦП і зовн. пристроями. До його складу входять рг. сегментів, рг. обміну і суматор адреси. Пристрій керування і синхронізації забезпечує аналіз вхідних та генерацію вихідних сигналів для керування обміном та послідовністю обробки даних. Мікропрограмний пристрій керування формує сигнали для забезпечення роботи пристрою обробки даних.
Регістр
прапорців МП І8086
МП INTEL 80286
Фізична пам'ять – 16 мБ, віртуальна – до 1 гБ, програмно сумісний з процесорами інших поколінь.
Мікроархітектура
процесора І80286
Призначення блоків:
БШ-блок керування шиною. Автономне виконання шинних циклів, попередню вибірку команд, формування черги команд на виконання. Складається з вузлів керованих шиною, рг. адреси, буфера даних та вузла черги команд.
БК- блок команд, отримує команди від БШ і декодує їх.
БВ- блок виконання. Виконує декодовані команди. Складається з керуючого ПЗП і 16-розр. АЛП.
БФА – блок формування адрес. Складається з 16-розр. Суматора адреси, кеш памяті для визначення границі сегмента.
Процесор працює в 2 режимах:
Реальної адресації(адресується 16 мБ, можлива емуляція 8086)
Захащеної віртуальної адресації(до 1 гБ адресується, яка може бути відображена на 16 мБ ОП)
МП INTEL 80386
Мікроархітектура процесора і80386
32-розрядний
ЦП, тактова частота 16-33 мГц, фіз. адр. 16
мБ, віртуальна до 4 гБ.
БШ-блок інтерфейсу шини, виконує прийом запитів на передачу даних або вибірки команд та їх впорядкування за приорітетами.
БПВ-блок попередньої вибірки на основі приорітетів формує чергу команд.
БДК-блок декодування команд.
БВ-блок виконання команд.
БСег-блок сегментації, виконує сегментне керування пам’яттю, складається з рг. дескрипторів, суматора адреси і логічної матриці атрибутів.
БСтр – блок сторінкової організації, виконує сторінкове керування пам’яттю, складається з суматора адреси, матриці розмірів та атрибутів сегментів та асоціативного буфера.
Працює цей процесор в 2 режимах:
Реальному(здійснення операцій сопроцесором)
Захищеному(розширені можливості для керування пам’яттю і визначення рівнів привілеїв процесорів)
Ар-ра INTEL 80486