3. Разработка принципиальной электрической схемы на плис
3.1 Разработка схемы прошивки плис в системе интегрированного проектирования Quartus II
Для реализации проекта выбрана ПЛИС семейства MAX3000A EPM3128ATC144-10. Количество пользовательских программируемых входов/выходов выбранной ПЛИС удовлетворяет необходимому количеству входов и выходов реализуемой схемы. Данная ПЛИС содержит внутреннюю энергонезависимую память. Удовлетворяет требованиям по быстродействию.
Цифровая часть схемы (DD1-DD20, DD23-DD24, DD40, DD41, DD43-DD45) представленной на чертеже КП-2068998-А1-09-00.00.000.Э3 прошивается в ПЛИС.
В качестве элементов схемы используем:
аналоги микросхем из библиотеки MAXPLUS2:
микросхемы "Исключающее ИЛИ" КР1533ЛП5 - аналог 7486;
микросхема "8 И-НЕ" КР1533ЛА2 - аналог 7430 ;
микросхема "4 И-НЕ" КР1533ЛА1 - аналог 7420;
дешифратор адреса КР1533ИД7 - аналог 74138;
регистры выходные КР1533ИР23 - аналог 74374int;
регистры входные КР1533ИР23 - аналог 74374;
буферы КР1533АП14 - аналог 74465;
триггер запроса прерывания КР1533ТБ6 - аналог 74107;
микросхема "2 ИЛИ" КР1533ЛЛ1 - аналог 7432;
микросхема "2 И" КР1533ЛИ1 - аналог 7408;
микросхема "2 ИЛИ-НЕ" КР1533ЛЕ1 - аналог 7402;
элементы созданные с помощью Mega Wizard Plug-in Manager
Задатчик адреса дешифратора (konstanta) выполнен с использованием элемента lpm_konstant, с заданием соответствующих параметров: разрядность 13 бит; система счисления двоичная (Bin); язык- VHDL; значение константы - 1111111111111;
Счетчик (schetchik) выполнен с использованием элемента lpm_counter с заданием соответствующих параметров: разрядность 16 бит, двунаправленный счет выбор направления осуществляется через логический элемент 2И на входа которого подаются сигналы с разъема, тип - двоичный; сброс - асинхронный; язык- VHDL;
Усилитель сигнала (usil) - буферный элемент, выполнен с использованием элемента lpm_bustri, с заданием соответствующих параметров: тип - униполярный, разрядность 8 бит; язык- VHDL;
Усилитель сигнала (usil1) - буферный элемент, выполнен с использованием элемента lpm_bustri, с заданием соответствующих параметров: тип - униполярный, разрядность 3 бит; язык- VHDL;
Разработанная схема представлена на рисунке 6.
Рис.6 Схема прошивки ПЛИС |
Сигналы
с шины данных подаются на входы pin
31, pin
32, pin
37- pin
42 ПЛИС. Через усилитель usil
сигналы подаются на входа микросхем
регистров и на выходы Ddac
[14..9] - pin
45, pin
53-pin56,
pin
60. C
выходов регистров на выхода о[14..1] - pin
110-pin113,
pin
116-pin119,
oin
131-pin134,
pin
136, pin
137, а также на выхода Ddac
[8..1] - pin
61-pin63,
pin
65, pin67-pin70.
На входа входных регистров сигналы подаются с входов i[15..1] - pin 83-pin84, pin 86-pin88, pin 91-pin93, pin96-pin102 с выходов регистров данные подаются на выхода Do[8..1] - pin71-pin72, pin74, pin78-pin82.
На входа pin 29, pin 30 подаются импульсные сигналы для счетчика. С выхода счетчика данные поступают на входа буферов q[16..1]. С выходов буферов данные передаются на выхода Do[8..1].
Таблица назначения выводов в Pin Planner приведена на рисунке 7.
Рис.7а Таблица выводов
Рис.7б Таблица выводов
Рис.7в Таблица выводов
При компиляции проекта выявлено 2 предупреждения (рис. 8):
Рис.8 Список предупреждений
Расшифровка предупреждений:
1. Макроячейка буфера вставляется после узла "74374:inst36 40-7"
2. Не определена частота сигналов