Программируемая матрица соединений.
Программируемая матрица соединений обеспечивает возможность передачи сигналов: между Л Б; от блоков ввода/вывода к Л Б; от специализированных входов СБИС к ЛБ и блокам ввода/вывода, и представляет собой набор непрерывных, единых для всей СБИС каналов. Входными сигналами ПМС являются: 16 сигналов обратной связи от каждого Л Б; от 6 до 12 сигналов, поступающих от каждого блока ввода/вывода; 4 сигнала со специализированных входов СБИС. Общее число каналов ПМС, таким образом, составляет: jVr= 4+n*16+n*6(12). где
п - число Л Б в СБИС. Для микросхемы ЕРМ7064 число каналов ]\/к =4+4*16+4*12
= 116.
ПМС формирует: 36 сигналов для каждого логического блока (на рис. 4.14 представлена структурная схема, иллюстрирующая принцип формирования этих сигналов), а также шесть сигналов каждый из которых может быть инвертирован, для глобальной шины разрешения вывода.
Рис. 4.14 Структура программируемой матрицы соединений
Логический блок.
Логический блок содержит (см. рис. 4.13):
16 макроячеек;
локальную программируемую матрицу "И"(ЛПМИ).
На вход ЛПМИ поступают 36 сигналов и их инверсий с ПМС, а также 16 инвертированных сигналов с разделяемых логических расширителей макроячеек. Таким образом, ЛПМИ содержит 88 каналов и позволяет формировать термы, содержащие до 52 аргументов (т.е. термы ранга 52).
С каждого логического блока на блок ввода/вывода (и обратно) поступает от 6 до 12 сигналов, что определяется числом выводов СБИС. Следовательно, не
Синхронный триггер макроячейки, тип которого (D, T, JK, RS) программируется, имеет: вход разрешения записи данных (ENA); вход (PRn) асинхронной установки с активным низким уровнем; вход (CLRn) асинхронного сброса с активным низким уровнем. Источником сигнала асинхронного сброса может служить либо глобальный сигнал сброса (GCLK), либо инверсное значение одного из термов макроячейки. Для управления асинхронной установкой может использоваться инверсное значение одного из термов макроячейки. Программируемый мультиплексор позволяет выбирать один из трех режимов синхронизации триггера.
Первый режим: на тактовый вход триггера поступает глобальный сигнал синхронизации (GCLK1 либо GCLK2), а на вход ENA - логическая единица.
Второй режим: на тактовый вход триггера поступает глобальный сигнал синхронизации (GCLK1 либо GCLK2), а на вход ENA - значение одного из термов макроячейки.
Третий режим: на тактовый вход триггера поступает значение одного из термов макроячейки, а на вход ENA - логическая единица.
Структура макроячейки предполагает как совместное использование комбинационной части и триггера, так и независимое: либо только комбинационной части без триггера, либо только триггера без комбинационной части. При совместном использовании выход комбинационной части (выход элемента сложения по mod2) через MS1 соединяется с информационным входом триггера, а выходной сигнал триггера через программируемый мультиплексор MS4 может поступать на вывод СБИС, если рассматриваемая макроячейка имеет связь с выводом СБИС, или в цепь обратной связи. При использовании только комбинационной части макроячейки ее выходной сигнал через MS4 также может поступать на вывод СБИС, если рассматриваемая макроячейка имеет связь с выводами СБИС, или в цепь обратной связи. При использовании только триггера макроячейки на его вход через мультиплексор MS1 подается либо значение одного из термов макроячейки, либо сигнал с цепи быстрого ввода, идущей от вывода СБИС.
каждая макроячейка ЛБ подключена к выводу СБИС, поскольку выходные сигналы некоторых из них передаются только в цепь обратной связи.