
- •Архитектура эвм
- •Введение
- •1. История развития вычислительной техники. Классификация и основные характеристики вычислительных машин и систем
- •1.2. Нулевое поколение
- •1.3. Первое поколение
- •1.4. Второе поколение
- •1.5. Третье поколение
- •1.6. Четвёртое поколение
- •1.7. Пятое поколение
- •1.8. Шестое поколение
- •1.9. Классификация эвм
- •2. Принципы построения эвм и вычислительных систем
- •2.1. Архитектура фон Неймана
- •2.2. Структурная схема персонального компьютера
- •2.3. Структурные схемы вычислительных систем
- •2.4. Внутренние устройства персонального компьютера и их характеристики
- •2.4.1. Центральный процессор
- •2.4.2. Оперативное запоминающее устройство
- •2.4.3. Постоянное запоминающее устройство
- •2.4.5. Энергонезависимое оперативное запоминающее устройство
- •3. Архитектура внутренних устройств персонального компьютера
- •3.1. Архитектура процессора
- •3.2. Архитектура оперативной памяти1
- •3.2.1. Блочная организация памяти
- •3.2.3. Синхронные и асинхронные запоминающие устройства
- •3.3. Очередь и стек, их назначение и система адресации.
- •4. Внешние запоминающие устройства
- •4.1. Характеристики, организация, и принципы работы внешней памяти эвм и вс.
- •4.2. Накопители на магнитных дисках для устройств памяти с прямым доступом
- •4.3. Накопители на магнитных носителях для устройств памяти с последовательным доступом.
- •4.4. Устройство и принцип работы накопителей на оптических дисках.
- •4.5. Устройство и принцип работы флеш-памяти nor и nand
- •5. Устройства ввода и вывода
- •5.1. Общие принципы организации системы ввода-вывода
- •5.2. Принципы работы и организация клавиатуры
- •5.2.1. Массивы клавишей, кнопок и индикаторов
- •5.2.2. Скан-коды клавиатуры
- •5.2.3. Контроллер интерфейса клавиатуры
- •8042 – Контроллер интерфейса клавиатуры;
- •5.2. Принципы работы и организация мыши
- •Системная плата
- •5.3. Принципы работы и организация видеоподсистемы
- •5.3.1. Принципы формирования изображения и режимы работы монитора
- •5.3.2. Архитектура видеоподсистемы
- •5.3.3. Интерфейсы дисплеев и адаптера
- •5.4. Архитектура аудиоподсистемы
- •5.4.1. Звуковые карты
- •5.4.2. Входные и выходные аудиоустройства
- •5.5. Принципы работы и организация портов
- •5.5.1. Принципы передачи данных
- •5.5.2. Последовательный Com-порт
- •5.5.3. Параллельный порт lpt
- •5.5.5. Инфракрасный IrDa-порт
- •5.5.6. Радиоинтерфейс BlueTooth
- •5.5.7. Порт FareWare
- •5.5. Принципы работы и организация принтеров
- •5.6. Принципы работы и организация сканеров
- •6. Организация обмена информацией между центральным процессором, внутренней памятью и внешними устройствами
- •6.1. Система шин вычислительной машины: общие принципы
- •6.2. Шины "процессор – память"
- •6.3. Системная шина
- •6.3.1. Структура системной шины
- •6.3.2. Системы арбитража шины
- •6.3.3. Протоколы системной шины
- •6.3.4. Стандарты шин
- •6.4. Устройства прямого доступа к памяти.
- •6.5. Канальные системы ввода/вывода
- •7. Аппаратно-программные средства для реализации многопрограммных режимов работы
- •7.1. Система адресации в реальном и защищенном режиме работы эвм и вс на базе микропроцессоров Intel.
- •8. Параллельные вычислительные системы
- •9. Перспективы развития эвм и вычислительных систем
- •Список литературных источников
6.3.4. Стандарты шин
Стандартизация шин явилась необходимым шагом, позволившим разработчикам внешних устройств и вычислительных машин работать независимо друг от друга. Стандартизация в большей степени коснулась шин малого интерфейса, т.е. шин внешних устройств. Для системных шин стандартизация свелась, в основном, к разработке внутренних стандартов производителей вычислительной техники.
По назначению системные шины можно разделить на следующие группы:
системные шины общего назначения, например, VME, Futurebus, Multibus II;
системные шины высокопроизводительных серверов, например, Summit, Challenge, XDBus;
системные шины персональных компьютеров, например, NuBus, ISA 8/16, EISA и FSB Pentium IV.
По способу передачи данных шины делятся на параллельные и последовательные. Все перечисленные выше шины являются параллельными. В последнее время более перспективными шинами считаются последовательные шины, т.к. параллельные при кажущейся простоте организации создают множество трудно решаемых проблем. При желании информацию по характеристикам указанных шин можно найти в [1].
Среди последовательных системных шин наиболее популярными считаются шины PCI Express, Hyper Transport и QPI. Именно эти шины и будут рассмотрены ниже. Общим для всех трёх стандартов является построение канала связи, состоящего из множества линий связи, которые разбиты на линии передачи, линии приёма, линии управляющих сигналов и линии тактовых сигналов.
Шина PCI Express имеет три версии PCI-E, 2.0 и 3.0 (рис. 6.6) и образует канал связи, состоящий только из линий передачи и линий приёма. Канал может состоять из 1, 2, 4, 8, 16 или 32 линий передачи и приёма. Канал из одной линии версии PCI-E обеспечивает пропускную способность 2,5 Гбит/с, а канал из 32 линий – 16 Гбайт/с. Для версии PCI Express 2.0 пропускная способность канала удваивается. В конце канала связи стоит коммутатор, который образует двунаправленные каналы разной ёмкости для подключения устройств У1, У2, У3.
Рис. 6.6. Упрощенная схема шины PCI Express
П
ередача
данных ведётся пакетами. В пакете могут
содержаться служебные сигналы, адреса
или данные. Пакеты отправляются
одновременно по всем доступным линиям.
Применяется избыточное кодирование,
при котором на каждые 8 бит добавляется
3 бита. Управление шиной ведётся
контроллером, который называется Host
Bridge.
Рис. 6.6. Упрощенная схема шины Hyper Transport
Шина Hyper Transport также использует канал, состоящий из множества линий связи, причём канал можно сконфигурировать на разное число линиё передачи и линий приёма. В состав канала входят также отдельные линии управления и линии синхронизации (тактовых импульсов).
Данные упаковываются в пакеты стандартного вида, содержащие 32-битные слова. Первым идёт управляющее слово. Если пакет содержит адрес, то последние 8 бит управляющего слова присоединяются к следующему слову и вместе с ним образуют 40-битный адрес. Возможна и 64-битная адресация при соответствующем управляющем слове. Данные передаются 32-битными словами вне зависимости от реальной длины данных.
Посылка данных происходит и по переднему, и по заднему фронту синхронизирующих импульсов. В двунаправленном режиме 32-битная шина обеспечивает пропускную способность до 41,6 Гбайт/с.
Рис. 6.6. Упрощенная схема шины QPI
Шина QPI организует канал из 20 линий передачи и 20 линий приёма. Кроме них в канал входят линии тактовых импульсов для передачи и приёма данных. Пропускная способность шины составляет 12,8 Гбайт/с в каждую сторону или 25,6 Гбайт/с суммарно.
Шины последовательного интерфейса поддерживают асинхронный и изохорный режимы передачи данных. В первом режиме устройства обмениваются запросом и положительным (ASK) или отрицательным (NASK) ответом. Отрицательный ответ формируется при обнаружении ошибки. Тогда передача будет повторяться до тех пор, пока информация не будет принята правильно, или пока не будет зафиксирована неустранимая ошибка.
Во втором режиме проверка правильности приёма не производится. В этом режиме производятся потоковые передачи аудио- и видео данных в реальном масштабе времени. Для передач обеспечивается определённая пропускная способность шины, обеспечивающая приемлемую задержку сигнала. Однако доставка информации не гарантируется.
Среди относительно новых шин для присоединения внешних устройств интереса заслуживают шины USB, Bluetooth, IrDA и FireWare, рассмотренные в разделе 5.