
- •Архитектура эвм
- •Введение
- •1. История развития вычислительной техники. Классификация и основные характеристики вычислительных машин и систем
- •1.2. Нулевое поколение
- •1.3. Первое поколение
- •1.4. Второе поколение
- •1.5. Третье поколение
- •1.6. Четвёртое поколение
- •1.7. Пятое поколение
- •1.8. Шестое поколение
- •1.9. Классификация эвм
- •2. Принципы построения эвм и вычислительных систем
- •2.1. Архитектура фон Неймана
- •2.2. Структурная схема персонального компьютера
- •2.3. Структурные схемы вычислительных систем
- •2.4. Внутренние устройства персонального компьютера и их характеристики
- •2.4.1. Центральный процессор
- •2.4.2. Оперативное запоминающее устройство
- •2.4.3. Постоянное запоминающее устройство
- •2.4.5. Энергонезависимое оперативное запоминающее устройство
- •3. Архитектура внутренних устройств персонального компьютера
- •3.1. Архитектура процессора
- •3.2. Архитектура оперативной памяти1
- •3.2.1. Блочная организация памяти
- •3.2.3. Синхронные и асинхронные запоминающие устройства
- •3.3. Очередь и стек, их назначение и система адресации.
- •4. Внешние запоминающие устройства
- •4.1. Характеристики, организация, и принципы работы внешней памяти эвм и вс.
- •4.2. Накопители на магнитных дисках для устройств памяти с прямым доступом
- •4.3. Накопители на магнитных носителях для устройств памяти с последовательным доступом.
- •4.4. Устройство и принцип работы накопителей на оптических дисках.
- •4.5. Устройство и принцип работы флеш-памяти nor и nand
- •5. Устройства ввода и вывода
- •5.1. Общие принципы организации системы ввода-вывода
- •5.2. Принципы работы и организация клавиатуры
- •5.2.1. Массивы клавишей, кнопок и индикаторов
- •5.2.2. Скан-коды клавиатуры
- •5.2.3. Контроллер интерфейса клавиатуры
- •8042 – Контроллер интерфейса клавиатуры;
- •5.2. Принципы работы и организация мыши
- •Системная плата
- •5.3. Принципы работы и организация видеоподсистемы
- •5.3.1. Принципы формирования изображения и режимы работы монитора
- •5.3.2. Архитектура видеоподсистемы
- •5.3.3. Интерфейсы дисплеев и адаптера
- •5.4. Архитектура аудиоподсистемы
- •5.4.1. Звуковые карты
- •5.4.2. Входные и выходные аудиоустройства
- •5.5. Принципы работы и организация портов
- •5.5.1. Принципы передачи данных
- •5.5.2. Последовательный Com-порт
- •5.5.3. Параллельный порт lpt
- •5.5.5. Инфракрасный IrDa-порт
- •5.5.6. Радиоинтерфейс BlueTooth
- •5.5.7. Порт FareWare
- •5.5. Принципы работы и организация принтеров
- •5.6. Принципы работы и организация сканеров
- •6. Организация обмена информацией между центральным процессором, внутренней памятью и внешними устройствами
- •6.1. Система шин вычислительной машины: общие принципы
- •6.2. Шины "процессор – память"
- •6.3. Системная шина
- •6.3.1. Структура системной шины
- •6.3.2. Системы арбитража шины
- •6.3.3. Протоколы системной шины
- •6.3.4. Стандарты шин
- •6.4. Устройства прямого доступа к памяти.
- •6.5. Канальные системы ввода/вывода
- •7. Аппаратно-программные средства для реализации многопрограммных режимов работы
- •7.1. Система адресации в реальном и защищенном режиме работы эвм и вс на базе микропроцессоров Intel.
- •8. Параллельные вычислительные системы
- •9. Перспективы развития эвм и вычислительных систем
- •Список литературных источников
6.2. Шины "процессор – память"
В современных вычислительных системах работа процессора с памятью стала весьма сложным процессом, превратившего простую шину в сложную систему шин (рис. 6.2).
ЦП
ОЗУ
Кэш-память второго уровня L2
Тыльная шина BSB
Передняя шина FSB
Системная шина
Рис. 6.2. Система шин, соединяющих процессор с памятью
Системная шина загружена работой как с памятью (ОЗУ) и кэш-памятью, так и с другими устройствами. Такой режим работы разделением шины резко снижает производительность системы. Для её повышения введена Передняя шина или Front-Side Bus (FSB), которая загружена только работой с оперативной памятью. Однако связь процессора с кэш-памятью 2 уровня по системной шине также противоречит идее кэша: кэш является быстродействующей памятью, а связь с ним осуществляется по разделяемой медленными устройствами шине. Поэтому введена специальная Тыльная шина или Back-Side Bus (BSB).
Наличие двух шин BSB и FSB позволяет процессору обращаться к двум устройствам памяти одновременно. Описанная архитектура связи процессора и памяти получила название Dual Independent Bus (DIB).
При проектировании системы шин связи процессора и памяти разработчики "выжимают" все возможности повышения производительности, вплоть до обеспечения минимальной длины линий связи указанных шин.
6.3. Системная шина
6.3.1. Структура системной шины
Системная шина исторически является самой первой шиной, обеспечившей связь процессора с другими устройствами по единому интерфейсу и единой системе линий. В настоящее время ширина системной шины достигает нескольких сотен линий.
Любая операция обмена данными по системной шине называется транзакцией, которая происходит в следующем порядке:
ведущее устройство выставляет адрес вызываемого устройства;
ведущее устройство выставляет данные на шину данных;
ведущее и ведомое устройство обмениваются сигналами, управляющими процессом передачи данных.
Вторая и третья операции могут выполняться одновременно. Но адрес всегда выставляется первым.
Наиболее популярна системная шина с тремя группами линий связи: шиной адреса, шиной данных и шиной управления. В шину управления входят и линии питания различных внутренних устройств.
Шина адреса служит для передачи адресов ячеек памяти, регистров процессоров, портов ввода-вывода. Структура адреса может быть самой разнообразной: от простого числа, до комплекса чисел, указывающих устройство и номер байта в этом устройстве. В ряде случаев адрес дополняется вспомогательной информацией, для передачи которой задействуются специальные линии шины управления. В настоящее время ширина шины адреса составляет до 36 линий, что позволяет иметь адресное пространство ёмкостью до 64Гбайт. В перспективе ожидается переход на ширину до 40 линий.
Шина данных служит для пересылки данных между модулями системы. В настоящее время ширина шины данных равна 32, 64 или 128 бит. К шине данных предъявляются повышенные требования по пропускной способности. Объём данных, передаваемых в течение одной транзакции, называют словом. Слово может передаваться единой комбинацией битов или побайтно. Длина передаваемого слова существенно влияет на производительность системы, т.к. укорочение слова увеличивает число обращений к памяти при одном и том же объёме передаваемых данных.
Шина управления состоит из семи групп линий связи:
линии сигналов управления транзакциями (2 – 8 линий), по которым передаются: тип транзакции, количество битов и номера байтов слова, тип адреса, идентификационный номер протокола, управляющего обменом данными;
линии передачи статуса (состояния) или кода возникшей ошибки (1 – 4 линии);
линии арбитража (3 –11 линий);
линии прерываний (1 или 2 линии), по которым передаются сигналы запроса на обслуживание от ведомых устройств;
линии организации последовательных локальных сетей (1 – 4 линии), разгружающие быстрые линии от последовательной передачи данных;
линии позиционного кода (4 – 5 линий), позволяющие идентифицировать разъёмы системной платы или вставленные в них дочерние платы;
линии тактирования и синхронизации (2 – 6 линий) для передачи тактовых импульсов и сигналов синхронизации.
Существуют системные шины, которые передают адреса и данные по одним и тем же линиям (рис. 6.3). Такие шины называются мультиплексируемыми, т.е. переключаемыми. Ведущие устройства таких шин присоединяются к системной шине через мультиплексоры (МП), каждый из которых имеет два входа "адрес" (А) и "данные" (D) и один выход, подключённый к системной шине. Ведомые устройства подключаются к системной шине через демультиплексоры (ДМП), каждый из которых имеют один вход, подключённый к системной шине, и два выхода "адрес" (А) и "данные" (D), к которым подключено устройство.
а) б)
Рис. 6.3. Шина с мультиплексированием адреса и данных в режиме передачиадреса (а) и банных (б)
Адрес и данные передаются последовательно во времени. При передаче адреса (темно-серая заливка стрелок) мультиплексор подключает блок адреса ведущего устройства к системной шине, а демультиплексор – системную шину к блоку приёма адреса устройства. При передаче данных (светло-серая заливка стрелок) мультиплексор и демультплексор связывают между собой блоки данных ведущего и ведомого устройств.