Распределение памяти в условных и действительных адресах.

ПЗУ:

Условный адрес		Действительный адрес
ГПМ+0		0000
ПМ1+0		0045
ПМ2+0
ПМ3+0
ПМ4+0
ПМ5+0
ПМ6+0
ПМ7+0
Z+0		0150
k+0		0170

ОЗУ:

Стек+0		0
t+0		0020

Для реализации данной задачи необходимый объем ПЗУ – 200 байт, ОЗУ – 40 байт.

Структурная схема мпс.

В состав микро ЭВМ в общем случае могут входить:

- микропроцессор,

- генератор тактовых импульсов (ГТИ),

- запоминающее устройство программы (обычно это ПЗУ),

- запоминающее устройство данных (ПЗУ или ОЗУ),

- интерфейсы ввода/вывода (ИУВВ),

- периферийные устройства.

Кроме того может ещё подключаться внешняя память.

В данной микропроцессорной системе используются:

1. Схема начальной установки.

2. ГТИ (генератор тактовых импульсов).

3. Микропроцессор КР580ИК80А.

4. МБР - Многорежимный восьмиразрядный буферный регистр, который имеет следующие входы:

1. ВМ1 и ВМ2 – входы выбора модуля,

2. ВР – вход выбора режима (приём данных; выдача данных; работа триггера прерываний, который вырабатывает сигнал прерывания для микропроцессора).

1. ПЗУ (постоянное запоминающее устройство).

2. ОЗУ (оперативное запоминающее устройство).

3. ИУВВ (интерфейсы ввода/вывода): они реализованы на МБР1 и МБР2.

4. Один параллельный программируемый интерфейс КР580ВВ55.

5. Клавиш

6. Датчик

Функциональная схема мпс.

Схема начальной установки и ГТИ.

Тактовые импульсы от ГТИ начинают поступать на микропроцессор сразу же после включения источника питания, но запуск микропроцессора должен делаться только по сигналу начальной установки, который подаётся на специальный вход микропроцессора.

По этому сигналу в программный счётчик команд записывается определённый адрес (чаще всего нулевой), с которого микропроцессор начинает выборку команд программы. В некоторых микропроцессорах по сигналу начальной установки сбрасываются в «0» некоторые внутренние регистры.

ГТИ стабилизируется кварцем и реализуется обычно в виде самостоятельной компоненты микропроцессорного комплекта или же в кристалле микропроцессора. Простейший способ формирования сигнала начальной установки – использование генератора одиночных импульсов (асинхронный RS триггер).

Микропроцессор. (КР580ИК80А).

Обозначения на схеме:

Д0 – Д7 – двунаправленная системная шина данных.

А0 – А15 – системная шина адреса.

А – восьмиразрядный аккумулятор.

БР1, БР2, W, Z – восьмиразрядные буферные регистры.

РК – регистр команд.

ДШК – дешифратор команд.

УС – указатель стека (сам стек находится в оперативной памяти).

СК – счётчик команд.

СИА – схема изменения адреса (указатель стека, СК на + 1)

СВР – схема выбора регистра.

РОН: 1) 6 восьмиразрядных регистров общего назначения: B, C, D, E, H, L, которые в зависимости от команды могут использоваться или как самостоятельные регистры, или как регистровые пары: BC, DE, HL. Регистровая пара HL используется для записи адреса ячейки оперативной памяти.

2) Регистры W и Z программно недоступны и используются для приёма двух и трёх байтных команд или для хранения промежуточных результатов.

СДК – обеспечивает работу микропроцессора в десятичной арифметике (в коде 8421). Эта схема по специальной команде может переводить двоичный результат с плавающей запятой в код 8421 (в десятичную систему счисления).

БА – 16 разрядный буфер адреса. Позволяет адресовать к внешней памяти.

БД – восьмиразрядный буфер данных. Служит для обмена микропроцессора с устройствами ввода/вывода через восьмиразрядную системную шину данных.

БА и БД имеют три устойчивых состояния (высокий уровень, низкий уровень и состояние с высоким выходным сопротивлением). Это позволяет отключать микропроцессор от системных шин в режиме прямого доступа к памяти со стороны внешних устройств.

АЛУ – выполняет операции с двоичными операндами и результат поступает или на внутреннюю шину данных или в аккумулятор.

РП – регистр признаков. Результат, полученный в АЛУ после выполнения арифметической операции вырабатывает следующие признаки:

S – признак знака (S=1, если старший разряд =1),

Z – признак нуля (Z=1, если результат =0),

С – признак переноса (С=1, если возникает перенос),

Р – признак чётности (Р=1, если результат имеет чётное число единиц),

АС – признак дополнительного переноса (АС=1, если возникает промежуточный перенос).

СУМЦ – схема управления машинным циклом. Такая схема реализуется на ПЛМ – программируемых логических матрицах. ПЛМ – матрица вентилей (логических элементов), которые можно аппаратно запрограммировать, создав различную их комбинацию, реализующую функции логических «и» и «или». Схемы «и» («и-не») реализуются обычно на диодах. Схема «или» реализуется на транзисторах.

МПК КР580 очень чувствителен к соотношению временных интервалов.

Все команды в зависимости от типа выполняются за 1-5 машинных циклов, а каждый машинный цикл за 3-5 тактов.

ТАКТ1: Содержимое СК поступает на шину адреса и при этом выдаётся сигнал «синхр» и на внутреннюю шину данных выставляется восьмиразрядное управляющее слово, которое начинает машинный цикл. Это слово содержит восемь признаков, которые характеризуют те действия, которые будут выполняться в данном машинном цикле.

ТАКТ2: Анализируются признаки и сигналы на входе и определяется, в каком режиме находится сам микропроцессор.

ТАКТ3: Микропроцессор принимает (выдаёт) с шины данных информацию. Если выдаёт, то информация передаётся в память или на устройство вывода.

В первом машинном цикле в ТАКТе3 на РК принимается первый байт команды, по которому ДШК, СУМЦ и устройство управления генерируют необходимые управляющие сигналы y_i .

ТАКТ4, ТАКТ5: В микропроцессоре делаются внутренние пересылки и преобразования. Эти такты могут и отсутствовать, в зависимости от выполняемой команды.

ТАКТ1-3 – это адресация, ТАКТ4-5 – непосредственно команда.

В конце последнего машинного цикла каждой команды анализируется наличие запроса на прерывание на входе микропроцессора. Если такой запрос есть, и прерывание разрешено, то микропроцессор выполняет специальный машинный цикл, в котором содержимое СК не меняется, а формируется признак обработки прерывания и контроллер прерывания посылает в микропроцессор команду, содержащую адрес прерывающей программы.

Самые простые команды выполняются за 1 машинный цикл (3 такта), а самые длинные за 5 циклов (от 18 до 25 тактов).

Выборка команд в 2 или 3 байта производится за 2 или 3 машинных цикла:1 байт поступает на РК, 2 байт – на регистр W, 3 байт – на регистр Z.

Параллельный программируемый интерфейс КР580ВВ55.

Используется для организации синхронного и асинхронного обмена, а также для обмена в режиме прерывания программы.

Обозначения на схеме:

ШД – восьмиразрядная двунаправленная шина данных (Д0-Д7).

ША – двухразрядная шина адреса (А0,А1).

ШУ – шина управляющих сигналов (ЧТ, ЗП, сброс).

БД – буфер данных служит для связи внутренней ШД с системной микропроцессорной системы. Через БД передаются не только данные, но и управляющие слова.

ДШ – дешифратор, формирует сигнал выборки микросхемы нужного уровня.

Обмен информацией между микропроцессором и интерфейсом делается по команде ввода (IN) и по команде вывода (OUT). Кроме того, микропроцессор выдаёт программным образом в интерфейс управляющее слово, которое содержит информацию:

- о режиме работы портов,

- о направлении обмена,

- некоторую другую.

Возможны 3 режима ввода/вывода:

1. РЕЖИМ0: это основной режим, в котором работают все три порта. При этом содержимое аккумулятора по команде вывода записывается в БД, оттуда в соответствующий порт, адрес которого указан в команде. По команде ввода: наоборот, из соответствующих портовàв БДàв аккумулятор. Так происходит синхронный обмен между микропроцессором и устройствами ввода/вывода.

2. РЕЖИМ1: работают только 2 порта: А и В. Порт С в этом режиме используется для приёма и формирования управляющих сигналов. Происходит однонаправленная синхронная передача информации между микропроцессором и устройствами ввода/вывода.

3. РЕЖИМ2: работает только порт А, который используется как буфер двунаправленной шины (ШРА₈). Порт С применяется для формирования сигналов управления этой ШРА₈.

Структура управляющего слова:

Разряд 0: Порт С(0…3): «1» - ввод, «0» - вывод.

Разряд 1: Порт В: «1» - ввод, «0» - вывод.

Разряд 2: выбор режима: «0» - режим0, «1» - режим1,

Разряд 3:Порт С(4…7): «1» - ввод, «0» - вывод.

Разряд 4: Порт А: «1» - ввод, «0» - вывод.

Разряды 5 и 6:Задание режима: «00» - режим0, «01» - режим1, «10» или «11» - режим2.

Разряд 7:Задание режима «1».

Управляющее слово заносится в регистр управления с помощью команды вывода (OUT) перед основной операцией ввода/вывода. Для изменения режима надо в регистр управления занести новое управляющее слово.

Если интерфейс настроен на работу с прерываниями, то в режимах 1,2 процедура ввода/вывода инициируется сигналом запроса на прерывание, который поступает из интерфейса в микропроцессор, после чего микропроцессор вызывает подпрограмму обработки запроса на прерывание. Это подпрограмма начинает ввод или вывод информации через порт А (в режиме2) и через порты А и В (в режиме1).

Возможны два способа обращения:

- с использованием управляющего слова машинного цикла и регистра признаков,

- с разделением адресов между запоминающими устройствами и устройствами ввода вывода.

В данной работе используется первый способ.

В этом способе ячейка памяти и устройства ввода/вывода могут иметь одинаковые адреса, а выбор устройства (памяти или ввода/вывода) делается с помощью признаков: MEMR (memory), INP (input), OUT (output), управляющего слова машинного цикла. Это управляющее слово в начале каждого машинного цикла выбирается с шины данных и записывается в специальный регистр.

Частота ГТИ задаётся кварцевым резонатором (КВ).

Управление обращением к памяти или устройствам ввода/вывода делается с помощью управляющего слова текущего машинного цикла. Это слово принимается с ШД по сигналу ПрУС (приём управляющего сигнала) и запоминается в МБР4.

Обращение к памяти: На ША подаётся некоторый код, который:

- указывает адрес ячейки ПЗУ или ОЗУ,

- разрешает работу ПЗУ или ОЗУ подачей соответствующих потенциалов на входы ВМ модулей ЗУ.

Режим чтения: Выбранное слово поступает в МБР1, который постоянно открыт по входу Д. Оттуда оно поступает на ШД с выхода Q и поступает в микропроцессор. Для этого микропроцессор выдаёт сигнал чтения ЧТ=1 и, если текущий машинный цикл выдаёт признак MEMR=1, то на входы МБР1 поступает ВМ1=0 и ВМ2=1. Этот сигнал ЧТ подаётся также и на МБР3, но так как признак INP=0, то МБР3 оказывается закрытым.

Режим записи в ОЗУ или вывода информации через МБР2: Микропроцессор вырабатывает сигнал ЗП=0, который поступает и на ОЗУ и на МБР2. Выбирается только одно из них, в зависимости от признака OUT. Если OUT=0, то выбирается ОЗУ, если OUT=1, то выбирается МБР2. Так как микро ЭВМ в данной схеме содержит по одному устройству ввода/вывода, то адрес устройства ввода/вывода не подаётся. Если же этих устройств больше чем одно, то надо ещё подавать адрес.