5. Содержание отчета

1. Титульный лист по ГОСТ 2.105-79.

2. Цель работы, схемы усилительных каскадов и основные теоре­тические соотношения для их параметров.

3. Схемы лабораторной установки.

4. Экспериментальные данные,

5. Характеристики каскадов, построенные по экспериментальным данным.

6. Результаты домашнего задания.

СПИСОК РЕКОМЕНДУЕМОЙ ЛИТЕРАТУРЫ

1. Степаненко И.П. Основы теории транзисторов и транзистор­ных схем. - П.:Энергия, 1977.-672 с.

2. Войшвилло Г.В, Усилительные устройства: Учебник для вузол. -М. :Радио и связь, 1983.-264 с.

3. Проектирование и применение операционных уоилителей / Под ред. Дж.Грэма, Дж.Тоби, Л.Хьюлсмана. - М.:Мар, 1974.-510 с.

4. Шило В.Л. Линейные интегральные схемы в радиоэлектронной аппаратуре. - М.:Сов. радио, 1979.-368 с.

5. Гребен А.Б. Проектирование аналоговых интегральных охем: Пер. о англ. - М.:Энергия, 1976.-256 с.

6. Малин Б.В., Сонин М.С. Параметры и свойства полевых тран-зисторов. - м.: Энергия, 1967.-112 с.

7. Лавриненко В.Ю. Справочник по полупроводниковым приборам. -Киев:Техника, 1977.-424 с.

КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Схема каскада с ОЭ на биполярных транзисторах обоих типов проводимости и ее свойства.

2. Расчет малосигнальных параметров каскада с ОЭ.

3. Схема каскада с ОБ на биполярных транзисторах обоих типов проводимости и ее свойства.

4. Расчет малосигнальных параметров каскада с ОБ.

5. Схема каскада с ОК на биполярных транзисторах обоих типов проводимости и ее свойства.

6. Расчет малосигнальных параметров каскада с ОК.

7. Анализ каскада с ОК на основе эквивалентной схемы замещения полевого транзистора.

8. Свойства и применения схем с 03 и с ОС.

9. Усилительные каскады на МДП-транзисторах, их анализ на основе эквивалентной схемы замещения МДП-транзистора.

10. Простой дифференциальный каскад на биполярных транзис­торах, расчет его параметров.

11. Принцип действия дифференциального каскада.

12. Точностные параметры дифференциального усилительного каскада и конструкторские методы их оптимизации.

13. Каскадные соединения биполярных и полевых транзисторов в дифференциальных каскадах.

14. Местные обратные связи в усилительных каскадах.

РАБОТА № 2

СИММЕТРИЧНЫЕ ТРИГГЕРЫ НА ТРАНЗИСТОРАХ

ЦЕЛЬ РАБОТЫ: а) изучение статического режима и переходных процессов симметричных триггеров в режимах раздельных и общего (счетного) входов; б) изучение схемотехники, функционирования и конструкций интегральных триггерных структур.

1. Общая часть

Триггерами называются электронные схемы, имеющие два длительно устойчивых состояния равновесия, характеризующихся высоким потенциалом на одном выходе и низким - на другом, и наоборот, и способные скачком переключаться из одного состояния равновесия в другое под действием внешнего импульсного сигнала.

В статическом режиме симметричный триггер с внешним смещением (рис.1), или бистабильная ячейка, находится в устойчивом состоянии, при котором один из транзисторов (например, VT1) закрыт, а другой - открыт и насыщен, т.е. коллекторный тон транзистора VT1 равен тепловому токy I_К0 , его ток базы I_Б равен (pежим отсеч­ки), а оба p-n-перехода транзистора VT2 смещены прямо, и напряжения на них не превышают [1] 0,35 0,7 В (приближенно полагаются нулевыми, а транзистор в режиме насыщения считается "стянутым в точку").

Рис.1.Симметричный триггер с внешним смещением

Статический режим триггера (рис.1) рассчитывается из условий запирания транзистора VT1(рис.2,a) и насыщения VT2 (рис. 2,6) и определяются значениями [2] сопротивлений R₁, R₂, R_K:

R₂ (1)

где Е_Б=(0,1 0,2); Е_К - напряжение внешнего смещения; Е_К - напря­жение питания триггера; - минимальное значение коэффициента передачи тока транзистора VT2; тепловой ток транзистора для максимальной рабочей температуры; I_{K доп} - предельно допустимый ток в режиме переключения; S - степень насыщения транзистора (при расчетах принимается равной 2-3 [l] ). Значения R₁ и R₂ с учетом допусков на сопротивление и напряжения приведены в [2, c.96-99].

Рис.2. Эквивалентные схемы базовых цепей транзисторов триггера

Выходным напряжением для схемы рис.1 является перепад потен­циала при переходе транзистора из одного состояния в другое. В результате насыщения можно принять U_K2 =0; в режиме отсечки (рис.З, а) величина выходного напряжения U_K1 равна:

(2)

что при R₁ >>R_K и стремится к значению .

Электрическая асимметрия бистабильной ячейки риc.1 (т.е. сос­тояние, когда один из ключей, например на транзисторе VT1, открыт и насыщен, а другой, на транзисторе VT2, заперт) объясняется наличием перекрестной положительной обратной связи (ПОС). Флуктуация (например, по цепи питания), приводящая, допустим, к увеличению коллекторного тока, а следовательно, к уменьшению напряжения на коллекторе одного транзистора, передается по цепи ПОС в его же базу, еще более увеличивая его коллекторный ток. Поскольку знак флуктуации случаен, результаты регенеративного процесса [3] равновероятен, т.е. можно считать исходным (статическим) любое из двух возможных состояний триггера (рис.1).

Триггер (рис.1) может работать в двух различных режимах: с раздельными входами (рис.З) и с общим (счетным) входом, или в пересчетном режиме (рис.4).

Рис.3. Симметричный триггер с раздельным запуском на базы транзисторов

Рис.4. Симметричный триггер с общим запуском

1.1. Переходные процессы в триггере с раздельными входами

В режиме раздельных входов переброс триггера достигается подачей импульсов запуска e₁(t), e₂(t), R_ист - внутреннее сопротивление источника запускающих импульсов) одинаковой полярности поочередно на каждый из транзисторов либо импульсов чередующейся полярности на один и тот же транзистор. Графики зависимостей U_K1(t)и U_K2(t) при подаче запирающего импульса e₂(t) (/е₂/>Е, что обеспечивает открывание диода VD2) показаны на рис.5. Процесс запирания VT2 запускающим импульсом и открывания VT1 приближенно представляется [1] стадиями:

а) подготовка (рассасывание избыточных носителей в базе VT2 на интервале t_рас и предварительное формирование фронта на коллекторе VT2 на интервале t_П ). Выброс базового тока I_Б1, обусловленный передачей приращения через емкость , способствует более быстрому отпиранию VT1 на следующей стадии. Отсюда название и -ускоряющие емкости;

б) регенерация (оба транзистора, VT1и VT2, в течение времени t_рег оказываются открытыми);

в) восстановление (запирание VT2, отпирание VT1, достижение всеми потенциалами и токами новы установившихся значений).

Длительности фронтов t_Ф2, и t_Ф1 (рис.5) согласно [1] и [2] находятся как:

(3)

где - запирающий потенциал на базе закрытого транзистора; , - граничная частота усиления транзистора.

Рис.5. Переходные процессы в триггере с раздельными входами

Из соотношения (3) видно, что t_Ф1 уменьшается, a t_Ф2 увеличи­вается при увеличения ускоряющих емкостей, оптимальное значение которых [2] определяется соотношением:

(4)

Максимальная частота переключения триггера в режиме раздельных входов [2] равна:

(5)

Возможна [1] работа триггера (рис.1) без смещения Е_Б (рис.6). Соглас­но (1) при Е_Б =0 значение сопротивления R₁ для такого триггера равно , т.е. является в силу зависимости от температуры более температурозависимой величиной, чем R₁, вычислен­ное при Е_Б 0.

Вариантом рассмотренной схемы является триггер (рис.7) без сопротивлений смещения ( ) и без ускоряющих емкостей, что соз­дает предпосылки для интегрализации триггерных схем. Работа такого триггера [1] определяется формой вольт-амперных характеристик тран­зисторов в области малых токов, а насыщенный транзистор нельзя счи­тать эквипотенциальной точкой, так как его работа основана на раз­нице в межэлектродных напряжениях.

Рис.6. Триггер без источника смещения

Рис.7. Триггер с непосредственными связями

Триггер (рис.7} работающий в режиме раздельных входов, назы­вается RS-триггером [3]. Асинхронный RS-триггер может быть собран как на ячейках ИЛИ-НЕ (рис.8,а, 9,a), так и на ячейках И-НE (рис.8,б, 9,6). Ячейки логики с непосредственными связями приведе­ны лишь из соображений схемотехнической общности с рассмотренными бистабильными ячейками типа рис.1. Известны [4] и более применимы триггерные системы на других типах логических элементов. Переклю­чательные функции RS-триггера на элементах ИЛИ-НЕ и И-НЕ, полученные с помощью таблицы переходов (рис.10) для триггера на элемен­тах ИЛИ-НЕ (для триггера на элементах И-НЕ управляющие сигналы S и инверсны) имеют соответственно вид:

(6)

В таблице (рис.10), функциях (6) обозначено: Q - состояние (выход) триггера; t - момент времени; n, n+1- обозначения начального состояния и состояния, в которое переходит RS-триггер после по­дачи управляющих сигналов; X - запрещенное состояние.

RS -триггеры самостоятельно применяются ограниченно, но являются базовыми элементами для сложных триггерных структур [3,4] .

а) б)

Рис.8. Схемы ИЛИ-НЕ, И-НЕ транзисторной логики с непосредственными связями

Рис.9. RS-триггер

Номер набора
		R	S
0	0	0	0	0
1	0	0	1	1
2	0	1	0	0
3	0	1	1	X
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	X

Рис.10. Таблица переходов RS-триггера

1.2. Переходные процессы в триггере с общим (cчетным) запуском

Управляющие сигналы e(t) подаются одновременно на оба входа триггера (рис.4), причем каждый очередной сигнал вызывает переход триггера в новое устойчивое состояние, противоположное предыдущему. Переходные процессы в триггере со счетным входом отражены зависимостями (рис.11) в предположении, что в исходном состояний транзистор VT1 насыщен, транзистор VT2 закрыт, диоды VD1, VD2 заперты напряжениями и (при сопротивлении источника сигнала e(t)R_ист ), стадии переходных процессов в этом режиме [1,2] таковы:

а) рассасывание на интервале t_pаc. Отрицательный импульс е(t) открывает диод VD1 и под действием запирающего тока I_Б1 транзистор VT1 начинает выходить из режима насыщения;

б) запирание транзистора VT1(стадии предварительного формирования фронта t_n , запирания t_З, выдержки t_выд). Здесь открыты оба диода, VD1 и VD2, и конденсаторы C₁ и C₂ заряжаются их токами;

в) переход схемы в новое устойчивое состояние. По окончании входного импульса через время t_вх диоды VD1 и VD2 закрываются, а транзисторы VT1 и VT2 начинают открываться под действием базовых токов и . Так как в исходном состоянии и , то , и VT2 отпирается быстрее, а нарастающий ток его коллектора через емкость С₂ компенсирует ток I_Б1 и препят­ствует открыванию VT1, поэтому длительность этой стадии очень мала. Емкости C₁ и C₂, таким образом, запоминают предыдущее состояние и после прекращения пускового импульса обеспечивают отпирание VT1 и запирание VT2, а не возврат в исходное состояние. Для надежного срабатывания триггера емкости конденсаторов C= C₁ = C₂ выбирают [2] достаточно большими, равными:

(7)

Рис.11. Переходные процессы в триггере со счетным входом

Рис.12. Интегральный Т-триггер

Номер набора
		T
0	0	0	0
1	0	1	1
2	1	0	1
3	1	1	0

Рис.13. Таблица переходов Т-триггера

Максимальная частота переключения триггера в счетном режиме [2]

(8)

Поскольку в полупроводниковых интегральных схемах конденсаторы не­желательны, запоминающие емкости в интегральных триггерах со счет­ным входом, Т—триггерах, отсутствуют (рис.12). Необходимая внут­ренняя память в таких триггерах реализуется [3] включением допол­нительного тактируемого RS-триггера и инвертора. Переключательная функция Т-триггера, полученная с помощью таблицы переходов (рис.13), имеет вид:

(9)

Функция (9) может быть преобразована с использованием законов отрицания для реализации в базисах И-НЁ (рио.12) и ИЛИ-НЕ.