
- •Архитектура эвм и вычислительных систем Методические указания и контрольные задания для студентов заочной формы обучения
- •Содержание
- •Пояснительная записка
- •Тематический план
- •Содержание дисциплины
- •Контрольные вопросы
- •Раздел 1. Представление информации в
- •Тема 1.1 Арифметические основы эвм
- •Восьмиразрядный код
- •Контрольные вопросы
- •Тема 1.2 Формы представление двоичных чисел
- •Контрольные вопросы
- •Тема 1.3 Особенности представление информации в пк
- •Контрольные вопросы
- •Раздел 2 логические основы эвм. Элементы и узлы
- •Тема 2.1 Логические элементы и операции
- •Контрольные вопросы
- •Тема 2.2 Триггеры
- •Контрольные вопросы
- •Тема 2.3 Регистры
- •Контрольные вопросы
- •Тема 2.4 Счетчики импульсов
- •Контрольные вопросы
- •Тема 2.5 Шифраторы (кодеры)
- •Контрольные вопросы
- •Тема 2. 6 Дешифраторы (декодеры)
- •Контрольные вопросы
- •Тема 2.7 Распределитель импульсов
- •Контрольные вопросы
- •Тема 2.8 Генератор тактовых импульсов
- •К онтрольные вопросы
- •Раздел 3 основные концепции функционированя эвм
- •Тема 3.1 Принцип построения эвм по «Фон Нейману»
- •Тема 3.2 Эволюция структурных схем эвм
- •Тема 3.3 Организация функционирования эвм с магистральной архитектурой
- •Контрольные вопросы
- •Тема 3.4 Организация работы эвм при выполнении программы
- •Контрольные вопросы
- •Тема 3.5 Особенности управления основной памятью эвм
- •Адресное пространство программы d Таблица сегментов программы d оп
- •Контрольные вопросы
- •Тема 3.6 Ресурсы эвм
- •Контрольные вопросы
- •Раздел 4 функциональная и структурная
- •Тема 4.1 Основные блоки пк и их назначение
- •Контрольные вопросы
- •Тема 4.2 Интерфейс
- •Контрольные вопросы
- •Тема 4.3 Функциональные характеристики пк
- •Контрольные вопросы
- •Раздел 5 микропроцессоры
- •Тема 5.1 Параметры микропроцессора
- •Контрольные вопросы
- •Тема 5.2 Системы команд и соответствующие классы процессоров
- •Контрольные вопросы
- •Тема 5.3 Режимы процессора
- •Контрольные вопросы
- •Тема 5.4 Функциональная структура микропроцессора
- •Контрольные вопросы
- •Раздел 6 основы программирования процессора
- •Тема 6.1 Элементы программирования на языке ассемблер
- •Контрольные вопросы
- •Тема 6. 2 Основные команды языка ассемблер
- •Контрольные вопросы
- •Тема 6. 3 Процедуры формирования программы
- •Контрольные вопросы
- •Тема 6.4 Структура исходной программы на языке ассемблера для получения
- •Контрольные вопросы
- •Тема 6.5 Краткие сведения об отладчике программ debug
- •Контрольные вопросы
- •Раздел 7 запоминающие устройства пк Тема 7.1 Иерархия памяти пк
- •Контрольные вопросы
- •Тема 7.2 Статическая и динамическая оперативная память
- •Контрольные вопросы
- •Тема 7.3 Регистровая кэш- память
- •Контрольные вопросы
- •Тема 7.4 Физическая структура оперативной памяти
- •Контрольные вопросы
- •Тема 7.5 Постоянные запоминающие устройства
- •Контрольные вопросы
- •Тема 7.6 bios, cmos ram
- •Контрольные вопросы
- •Тема 7.7 Логическая структура основной памяти
- •Непосредственно адресуемая память
- •Контрольные вопросы
- •Тема 7.8 Организация виртуальной памяти
- •Контрольные вопросы
- •Тема 7.9 Классификация внешних запоминающих устройств
- •Раздел 8 вычислительные системы
- •Тема 8.1 Классификация вычислительных систем
- •Контрольные вопросы
- •Тема 8.2 Многомашинные и многопроцессорные вс
- •Контрольные вопросы
- •Тема 8.3 Классификация архитектуры вычислительных систем
- •Контрольные вопросы
- •Тема 8.4 Архитектуры мультипроцессорных систем общего назначения
- •Контрольные вопросы
- •Методические указания по выполнению контрольных работ
- •Вопросы и задания к контрольной работе
- •Вопросы к экзамену
- •Материал для контроля остаточных знаний
- •Методические указания к практическим занятиям практическое занятие №1 Изучение принципа выполнения программ в эвм
- •Лабораторное занятие № 1 Изучение структуры вычислительной машины
- •Лабораторное занятие №2 Изучение аппаратных ресурсов эвм
- •Лабораторное занятие № 3 Изучение основных типов процессоров и их характеристик
- •Перечень литературы
- •Средства обучения
Адресное пространство программы d Таблица сегментов программы d оп
0 Сегмент 1 2 |
0 Сегмент 2 1 |
0 20 Кбайт |
|
Номер сегмента |
Адрес ОП |
||
---|---|---|---|---|
|
1 |
7 |
||
|
2 |
1 |
||
|
3 |
2 |
||
|
|
|||
|
|
|||
|
|
|||
|
|
|||
|
|
|||
|
|
|||
|
|
ОС 0 |
Программа D 75К (Сегмент 1) |
Программа А 95К |
Программа D 125К (Сегмент 2) |
Программа В 135К |
Программа D 205К (Сегмент 3) |
Программа С 225К 256К |
Динамическая трансляция адресов
На рисунке изображено выполнение программы D. В РНТС находится адрес таблицы сегментов этой программы.
Если программа В прервёт выполнение программы D, то в регистр начала таблицы сегментов будет занесён адрес таблицы сегментов программы В. Допустим, начальный адрес таблицы сегментов программы D равен 68000. Для обращения к адресу 15000 сегмента 1 производятся следующие действия:
- регистр начала таблицы сегментов указывает на таблицу сегментов программы
D - 68000;
- номер сегмента s в относительном адресе используется для обращения к таблице
сегментов (в данном примере к первой строке);
- адрес, хранимый в выбранной строке в таблице сегментов, есть адрес начала сегмента
в основной памяти.
- смещение в относительном адресе добавляется к начальному адресу. Результат
является абсолютным адресом в основной памяти: 15000+75000=90000.
Относительный адрес
РНТС s i
6 |
-
1
15000
Таблица
сегментов программы D
Номер сегмента |
Адрес |
1 |
0 |
2 |
125000 |
3 |
205000 |
Технология динамической трансляции адресов
При динамической трансляции адресов такое определение адресов ведётся в процессе выполнения каждой программы.
Использование сегментации программ уменьшает фрагментацию основной памяти, но полностью фрагментация не устраняется. Остаются фрагменты, длина которых меньше, чем длина сегментов программы. Уменьшение фрагментации можно достигнуть, разбив сегменты на страницы.
Сегментно-страничная организация добавляет ещё один уровень в структуре адресного пространства программы.
Адресное пространство программы дробиться на сегменты, внутри сегментов на страницы, внутри страниц на адреса байтов.
Номер сегмента (s) Номер страницы (р) Смещение (i)
1 |
2 |
1500 |
31 24 23 12 11 0
8 разрядов 12 разрядов 12 разрядов
(256 сегментов) (4096 страниц в (4096 байт в странице)
сегменте)
Адресная структура при сегментно-страничной организации