Типовые комбинационные схемы Полусумматоры

Полусумматором называется комбинационная схема с двумя входами и двумя выходами, на которых вырабатываются сигнал суммы и переноса согласно правилам двоичной арифметики.

Правила двоичной арифметики при сложении двух одноразрядных двоичных чисел a_iи b_iимеют вид:

ai	bi	pi	si
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

где s_i - сумма двух однобитовых чисел, p_i - перенос в старший разряд.

Из таблицы соответствия видно, что выходные сигналы комбинационной схемы полусумматора описываются функциями:

p_i=a_i*b_i

Отсюда принципиальную схему полусумматора на базе простейших логических элементов можно, например, реализовать в виде, представленном на рис. 4:

Рис. 4. Принципиальная схема и условное обозначение полусумматора:

Одноразрядные полные сумматоры

Одноразрядный полный сумматор имеет 3 входа и 2 выхода и обеспечивает сложение двух одноразрядных слагаемых с учетом переноса из младшего разряда.

ai	bi	pi-1	si	pi
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

Условное обозначение Таблица соответствия сумматора:

Из таблицы соответствия получаем, что комбинационная схема полного сумматора должна реализовывать следующие логические функции:

На основе одноразрядных полных сумматоров и полусумматоров можно реализовать многоразрядных сумматоры, например:

Рис. 5. Четырехразрядный сумматор К155ИМ3

Чтобы получить из сумматора К155ИМ3 сумматор, приведенный на левом рисунке, необходимо вход Р0 подключить к земле.

С помощью сумматоров можно производить как сложение многоразрядных двоичных чисел, так и их сдвиги влево. Например, сдвиг двоичного числа на один разряд влево осуществляется простым сложением этого числа с самим собой (умножение на 2): 1011+1011=10110. Это позволяет реализовать операции умножения и деления двоичных чисел, т.к. известно, что мультипликативные операции сводятся к операциям сложения (вычитания) и сдвигам.

Таким образом, n-разрядный сумматор представляет собой один из центральных элементов арифметико-логического устройства (АЛУ) микропроцессора, с помощью которого выполняются арифметические операции над числами с плавающей и фиксированной точкой.

Дешифраторы

Дешифратором называется комбинационная схема, преобразующая двоичный код, подаваемый на входы, в сигнал на одном из выходов. В общем случае дешифратор с n входами имеет 2ⁿвыходов, т.к. n-разрядный двоичный код может принимать 2ⁿ различных значений и каждому из этих значений соответствует сигнал 1 или 0 на соответствующем выходе дешифратора.

Дешифраторы (и шифраторы) относятся к числу преобразователей кода. В условном обозначении дешифратора и шифраторов используются соответственно аббревиатуры DC (decoder) и СD (coder).

На выходах дешифратора К1533ИД3 с инверсными выходами 0, 1, ..., 2ⁿ-1 (рис.6) вырабатываются значения булевых функций:

В дешифраторах часто предусматривается операция стробирования, посредством которой выработка выходных сигналов разрешается только в момент подачи управляющего строба. Так, для ИМС К1533ИД3 выходы активизируются при одновременной подаче логического нуля на управляющие входы &.

Дешифраторы можно включать каскадно, что позволяет наращивать число дешифрируемых переменных.

Рис. 6. Дешифратор К1533ИД3