Вводная информация

Микропроцессор КР580 представляет собой изготовленную по n-МОП технологии БИС, содержащую около 5000 транзисторов. БИС процессора реализована на кремниевом кристалле размером около 30 мм², заключенном в корпусе с 40 выводами. Длинна слова процессора равна 8 разрядам. Тактовая частота процессора равна 2 МГц. Уровни напряжения питания: +5, –5 и +12 В.

Микропроцессор КР580 предназначен для работы с памятью (постоянной и оперативной) с общим объемом до 64 Кбайт. Память имеет байтовую структуру – возможна адресация в памяти любого байта. При обращении к памяти используются 16-разрядные (2-хбайтные) адреса.

Характерные особенности организации МП КР580:

• Трехшинная структура: шина данных, шина адреса и шина управления.

• Магистральный принцип связей, реализованный в виде связывающей основные узлы МП двунаправленной 8-разрядной шины данных.

• Наличие регистровой памяти, образованной программно-доступными общими и специализированными регистрами (счетчик команд (PC), указатель стека (SP), указатель данных (HL)), а также регистрами временного хранения.

• Наличие средств организации стековой памяти (регистр – указатель стека, схемы выполнения операции инкрементации/декрементации, специальные команды стековых операций).

• Наличие 16-разрядной шины адреса, обеспечивающей возможность прямой адресации любого байта в памяти емкостью до 64 Кбайт.

• Наличие операций над двухбайтными словами (16-разрядными числами и адресами), что обеспечивается специальными командами, тандемными (2-х и 3-хбайтными) передачами.

• Использование 3-х форматов команд (1-, 2-х и 3-хбайтного) и разнообразных способов адресации (подразумеваемой (неявной), прямой, регистровой, косвенной, непосредственной, стековой), позволяющих при коротком 8-разрядном слове иметь достаточно гибкую систему команд.

• Возможность реализации векторного многоуровневого приоритетного прерывания путем подключения дополнительной БИС (контроллер прерываний).

• Возможность реализации в МП режима прямого доступа к памяти (ПДП) путем подключения дополнительной БИС (контроллер ПДП).

• Наличие эффективных средств работы с подпрограммами и обработки запросов прерываний (стековая память, специальные команды вызова подпрограмм и возврата из подпрограмм, в том числе условного).

Отмеченные особенности подробно разъяснены в [1, 2, 3].

Структура мп кр580

На Рис. 0- представлена структурная схема МП КР580, а на Рис. 0- показано назначение выводов корпуса процессора.

МП имеет 3 шины: 8-разрядную двунаправленную внутреннюю шину данных (ШД), 16-разрядную адресную шину (ША) и шину управления (ШУ).

Рис. 0- . Структурная схема МП КР580.

Внутренняя ШД является магистралью, по которой могут обмениваться данными все подключенные к ней блоки (узлы) МП. Одновременно по ШД осуществляется обмен только между двумя узлами МП, т. е. все узлы, подсоединенные к ШД, разделяют ее во времени.

ШУ содержит линии для передачи управляющих сигналов, признаков состояния процессора и периферийных устройств, в том числе линии: синхронизации передачи и идентификации информации, передаваемой по ШД; сигналов, информирующих МП о готовности периферийных устройств; сигнала запроса прерывания от периферийных устройств и сигнала разрешения прерывания и др.

Выводы микропроцессора имеют следующее назначение:

• Выводы C₁ и C₂ используются для ввода в микропроцессор синхросигналов от тактового генератора.

• Выводы ШД0 … ШД7 образуют двунаправленную шину данных для обмена данными между процессором и внешней памятью или внешними устройствами.

Рис. 0-. Назначение выводов корпуса МП БИС КР580.

• Выводы ША0 … ША15 образуют шину адреса, которая используется процессором для вывода адреса ячейки памяти или адреса внешнего устройства, с которой(ым) будет проводиться обмен данными.

• Вывод СНХР (СИНХР) используется для синхронизации процессором внешних устройств.

• Вывод СБР – это аппаратный сброс микропроцессорной системы.

• Вывод ГТ используется процессором для приема сигналов от внешнего устройства или памяти о готовности его (ее) к обмену данными.

• Вывод ОЖ используется МП для формирования им сигналов внешнему устройству или памяти об ожидании готовности устройства (памяти) к обмену информацией между ним и процессором.

• Выводы ЧТ и ЗП используются процессором для формирования им сигналов чтения и записи для внешней памяти и устройств ввода/вывода.

• Выводы ЗПР и РПР – выводы для сигналов запроса и разрешения прерывания.

• Выводы ЗПДП и РПДП – выводы для сигналов запроса и разрешения прямого доступа к памяти.

Для нормального функционирования микропроцессорной системы недостаточно управляющих сигналов, генерируемых на выводах МП. МП-система в каждом машинном цикле должна получать более полную информацию о состоянии процессора. Из-за недостаточного количества выводов на корпусе МП процессор на первом такте каждого машинного цикла (МЦ) выдает через шину данных дополнительную информацию о своем состоянии, которая представляет собой 8-разрядное слово состояния процессора (ССП). Т. к. сигнал СИНХР вырабатывается в МП в начале каждого МЦ, то он используется в качестве сигнала, идентифицирующего информацию, представленную в ШД, как слово состояния. По сигналу СИНХР внешний по отношению к процессору регистр (регистр слова состояния РСС) должен читать данные с ШД и сохранять их в виде ССП на своих выходных выводах. Сигналы с выхода РСС используются в качестве сигналов управления периферией МП-системы [1, 2].

При рассмотрении структуры МП можно выделить следующие ее основные части: блок регистров, арифметическо-логическое устройство (АЛУ), буферные схемы, устройство управления (УУ).