
- •5.1 Упрощение программирование плк. Функциональный состав плк
- •5.2 Программное обеспечение плк. Языки программирования. Краткий обзор. Язык ркс.
- •5.4 Подготовка управляющей программы (уп). Программирование параллельных ветвей.
- •5.5 Схемы подключения модулей ввода/вывода.
- •5.7 Коннекторы. Коннекторы в fbd.
- •5.8. Текстовые языки програм. Stl и scl. Логический шаг.
- •5.9 Программирование арифметических операций
- •Обработка арифметической функции
- •5.10. Язык последовательного управления.
5.5 Схемы подключения модулей ввода/вывода.
Ниже приведены схемы подключения. Напряжение питания модулей выбирается в соответствии с параметрами реальных физических сегментов и возможностями контроллера. В случае противоречия интересов, следует выбрать иной тип контроллера или спроектировать индивидуально блок питания.
Функциональная схема контроллера КА1:
5.7 Коннекторы. Коннекторы в fbd.
Используются как в РКС (LAD), так и в ФБД (FBD). RLO, действующие для коннектора, хранятся в операнде этого коннектора. Этот операнд может быть снова опрошен в любой 2й точке программы.
Для промежуточного хранения двоичных результатов применяются следующие бинарные операнды:
Биты временных локальных данных, если промежуточный результат требуется только внутри блока.
Биты статических локальных данных доступны только в рамках функционального блока.
Маркеры доступны в количестве, определенном мод. СРИ.
Коннекторы в LAD
Коннектор является одиночной катушкой в цепи RLO, действующей для этой точки , хранится в этом операнде коннектора.
Б
инарный
операнд можно сканировать в другой
точке программы с помощью NO
и NC
контактов. В одной цепи может быть
запрограммировано несколько коннекторов.
Коннектор можно поместить в ветви,
которая начинается от первой вертикальной
линии. Она может также следовать за Т
ветвью, но не может завершать цепь.
Коннекторы в FBD.
К
оннектор
является блочным элементом присваивания
внутри логической операции. RLO,
действующая для данной точки цепи,
хранится в бинарном операнде его
блочного элемента.
Если условие логической операции выполняется и Х5 замкнут, то Y14 возбудится.
С одной стороны производится проверка выполнения условия логической операции и битов логической комбинации Midl_out7 и Х6, а с другой стороны производиться проверка невыполнения условия логической операции и битов логической комбинации, осуществляющей с Х7.
5.8. Текстовые языки програм. Stl и scl. Логический шаг.
Двоичные логические операции, ф-ции И, ИЛИ, Исключающее ИЛИ. Двоичная счислительная система (0 или 1). Выполнение двоичных логических операций. Вложение (комбинирование) ф-ции. Операции с памятью, ф-ции присваивания, установки Set, сброса Reset, RS-триггер, проверка наличия фронта сигнала. Таймеры: сброс, разблокировка и считывание значений таймера, значения времени.
Счётчики: установка, прямой и обратный счёт, сброс разблокировкой, чтение значения счётчика. STL-Statement List (список инструкций). SCL-Sequence Control Language (язык последовательного управления). Двоичные лог операции в STL:
Инструкция А1.14.2 проверяет вход. 1.14.2 на состояние 1 и присваивает его RLO по алгоритму И(AND).
В лог системе упр. можно выделить лог. шаг, на котором форм. и оценивается RLO.
Лог. шаг состоит из инструкций проверки инструкций условного параметра.
Структура логического шага:
=Q6.0 – условный оператор
A14.0 – первичный опрос
A14.1 – оператор проверки
…
A13.7 – оператор проверки
=Q6.1 – условный оператор (привсоения)
…
=Q9.3 – условный оператор
O13.6 – единичны опрос
O13.5 – оператор проверки
Началом лог. операций является первичный опрос.
Датчики тех процесса => модуль ввода => в-р состояний входных сигналов => чтение оператора да => двоичный лог.оператор => маркер хранения результата (RLO)
Операция установки/сброса
В-р состояния выходных сигналов y => Модуль вывода => Исполнительное устройство => Элемент двоичной лог.операции
Инструкции:
А адрес бита => проверка сигнала на 1 и выполнение ф-ии И
AN адрес бита => проверка сигнала на 0 и выполнение ф-ии И
O адрес бита => проверка сигнала на 1 и выполнение ф-ии ИЛИ
ON адрес бита => проверка сигнала на 0 и выполнение ф-ии ИЛИ
X адрес бита => проверка сигнала на 1 и выполнение ф-ии XOR (исключающее ИЛИ)
XN адрес бита => проверка сигнала на 0 и выполнение ф-ии XOR
Примеры:
ЛЦ1:
A X1;
A X2;
A X3;
= Y1
ЛЦ2:
X X4;
X X5;
= Y5