4.4.6. Построение модуля озу заданной емкости

Статические ОЗУ представляют собой матрицу запоминающих элементов. На одном кристалле биполярной БИС можно расположить, например, ОЗУ на 4096 бит с временем выборки менее 60 нс. Построение (организация) матрицы определяется способом выборки (опроса) ЗЭ при записи или считывании.

В структурной схеме матрицы с пословной выборкой и одной ступенью дешифрации (рис. 4.37, а) одна строка данных образует слово из т разрядов. На схеме символами А₁ А₂, ..., А_n обозначены адресные, а Р₁ Р₂, ..., Р_n – разрядные (информационные) шины. Как видно из схемы, адресные шины связаны с каждым ЗЭ одного слова, в то время как разрядные шины имеют связь с ЗЭ одноименного разряда всех слов. При наличии в адресной шине А_i сигнала выбора i-го слова, состояние каждого из ЗЭ в этом слове может быть считано по разрядным шинам P₁ – P_m. В режиме записи информации по выбранному адресу А, на разрядные шины Р₁ Р₂, ..., P_m подаются электрические сигналы «0» и «1», составляющие двоичный код записываемого слова, которые попадут соответственно на каждый из ЗЭ i-й строки: ЗЭ_i1, ЗЭ_i2, ЗЭ_i3, ...ЗЭ_im.

На рис. 4.37, а не показаны устройства управления матрицей (дешифратор с адресными формирователями, усилители считывания и записи), которые для повышения надежности работы ОЗУ изготовляются на одном кристалле с матрицей.

В схеме двухкоординатной матрицы накопителя информации с двумя ступенями дешифрации (рис. 4.37, б) ЗЭ выбирается с помощью двух адресных шин: Х₁ Х₂,..., Х_n и Y_u Y₂, Y₃,..., Y_m. Например, при наличии сигнала на адресных шинах Х₁ Y₁ будет выбран только ЗЭ₁₁. Его состояние можно считывать по общей для всех элементов разрядной шине. Чтобы записать «1» в выбранный ЗЭ, по разрядной шине необходимо подать сигнал, соответствующий уровню логической «1». Эта организация матриц позволяет оперировать тп одноразрядными словами, что позволяет гибко менять разрядность слов при проектировании.

а б

Рис. 4.37. Структурные схемы матриц накопителей информации:

а – с пословной выборкой и одной ступенью дешифрации; б – с двухкоординатной выборкой и двумя ступенями дешифрации (с поразрядной выборкой)

В матрице памяти (см. рис. 4.37, б) из трех координат, которые являются входами для каждого элемента памяти, две (X и Y) используются для выбора ячейки или даже ЗЭ с заданным адресом, а третья координата – для записи информации. Такой способ организации ОЗУ обозначается 3D (от англ. dimension – измерение, координата). Для вывода считываемой информации может использоваться та же третья координата.

При организации матрицы памяти по способу 2D (см. рис. 4.37, а) только одна координата используется для выбора ячейки по заданному адресу, а другая – для записи информации в разряды ячейки памяти и ее считывания. Код адреса в таком ЗУ преобразуется в один управляющий сигнал, подаваемый в выбранную ячейку.

Организация матрицы памяти по способу 2,5D является промежуточной по отношению к способам 3D и 2D, что и отражено в названии способа. ЗЭ имеют две координаты. Одна из них, аналогично способу 2D, используется для выбора, но выбирается одновременно р ячеек. Вторая координата служит не только для записи и считывания информации, но и для выбора одной из р ячеек аналогично способу 3D. Код адреса в таком ЗУ делится на две части. Одна часть служит для выбора группы из р ячеек, другая позволяет выбрать одну из этих ячеек.