5 4. Двоичный счетчик с параллельным переносом

На рисунке изображен счетчик с параллельным переносом на синхронных Т-триггерах. Они могут быть реализованы на JK-триггерах или на D-триггерах. Функция переноса определяется выражением Ti=Q0*Q1*Q2…Q(i-1). Сигнал переноса может формироваться с помощью многовходового конъюнктора, число входов которого определяется номером разряда, для которого формируется перенос. Если все сигналы переноса формируются таким образом, то при использовании синхронных Т-триггеров можно построить счетчик с параллельным переносом.

Чтобы счетчик был вычитающим, следует при примененных Т-триггерах для формирования переноса использовать сигналы с инверсных выходов. Счетчик с параллельным переносом отличается максимальным быстродействием. Эти счетчики также хороши тем, что все триггеры, которые должны изменить свое состояние с приходом очередного импульса, меняют состояние одновременно. Недостаток: необходимость включения в схему логических элементов с разным, причем нарастающим от разряда к разряду числом входов. Это нарушает регулярность структуры счетчика и ограничивает возможность наращивания его схемы.

55. Двоично-десятичный счетчик

Д есятичный счетчик состоит из декадных счетчиков, причем число декадных счетчиков равно максимальному разряду десятичных чисел, которые счетчик может считать. Каждый декадный счетчик является двоично-десятичным. Он считает в двоично-десятичном коде от 0 до 10. При поступлении на вход декадного счетчика десятого импульса все его выходы устанавливаются в нулевое состояние. Схема декадного счетчика и его временные диаграммы на рисунке.

Б лагодаря ОС инвертирующего выхода третьего триггера со входом первого триггера на входе первого триггера J=неQ3=1, пока не пришел и не закончился восьмой импульс. После окончания восьмого импульса неQ3=0. (Тут можно еще осветить вопрос BCD кода, показать примеры).

56. Дешифраторы

Комбинационный узел – узел, не содержащий элементов памяти. В таких узлах всякое изменение состояния входных сигналов вызывает соответствующее изменение выходных сигналов с минимальной задержкой. Дешифратор- комбинационный узел или комбинационная схема, имеющая при n информационных входах до 2^{^}n выходов и осуществляющая преобразование параллельного двоичного числа в унитарный код. Унитарный означает такой способ представления числа, при котором величина числа определяется положением активного сигнала на множестве выходов. Двоичное число, подаваемое на информационные входы, указывает номер того выхода, на котором наблюдается активный сигнал. То есть входы дешифратора в данном случае являются адресными, определяют адрес выхода с активным сигналом. На остальных выходах наблюдаются в то же время пассивные сигналы. При определении номера выхода надо учитывать тот факт, что входная информация представлена в двоичном виде, а выходы пронумерованы в десятичной системе счисления.

Рассмотрим пример простейшего дешифратора с 3 входами и 2^3=8 выходами.

На 1 рисунке представлены возможные варианты условного обозначения дешифратора, на втором – его функциональная схема.

Ф ункционирование дешифратора определяется таблицей истинности.

Обозначается он как DC (decoder).

Очень часто современные дешифраторы имеют специальный вход разрешения работы Е (Enabled). Только при наличии на этом входе активного сигнала дешифратор осуществляет требуемое преобразование, т.е. на одном из выходов появляется активный сигнал.

Существуют специальные дешифраторы, предназначенные для работы с элементами индикации. В микросхемах ТТЛ существуют дешифраторы, которые способны коммутировать высокое напряжение для управления неоновыми индикаторами. В настоящее время широкое применение находятся семисегментные индикаторы, выполненные на светодиодах или жк элементах. Дешифраторы широко применяются в составе компьютеров, например, они позволяют адресоваться к определенному устройству, модулю, с которым в данный момент осуществляется обмен информацией.