Структура эвм III поколения

Требования повышения эффективности работы машин были реализованы в машинах III поколения.

Машины III поколения – соответствующая элементная база, мат. обеспечение, радикальное изменение базовой структуры машины. В этих машинах получила решение проблема организации взаимодействия быстродействующего процессора с большим числом сравнительно медленнодействующих периферийных устройств.

Для эффективного использования технических средств вычислительной системы нужна параллельная работа по времени процессора и периферийных устройств. Такой режим организуется с помощью специализированных процессоров вв/выв 9каналов вв/выв – КВВ). Периферийные устройства связываются с каналами через собственные блоки управления или контроллеры. Эти контроллеры встроены в периферийные устройства. Канал получает от процессора общую информацию о выполняемой операции вв/выв, адрес периферийного устройства. Область ОП, с которой производится обмен данными, объем передаваемых данных.

Конкретизация этих общих данных в действие присуще конкретному периферийному устройству, выполняется каналом или контроллером периферийного устройства. Канал – электронное устройство, поэтому сеанс связи с процессором очень короткий.. Дальнейшие операции вв/выв выполняются под управлением канала. Процессор в это время свободен и может выполнять полезную работу. Периферийные устройства отличаются по быстродействию. Медленнодейчтвующие устройства (принтеры, дисплеи). Быстродействующие – ВЗУ различных типов. В соответствии с этим используются каналы 2 типа: мультиплексорный, селекторный.

Мультиплексорный канал обслуживает подключение устройства в режиме разделения времени. Этот канал предоставляет каждому периферийному устройству поочередно квант времени, достаточный для передачи и приема некоторой единицы информации. После обслуживания процесс повторяется.

Адреса устройств представляются 1 байтом. Это позволяет подключить к мультиплексорному каналу до 256 (2⁸) устройств.

Подключение к селекторному каналу ВЗУ захватывает канал, т.к. для них характерен обмен данными большими блоками.

В неактивных ВЗУ могут выполняться служебные действия, связанные с поиском сектора и источников установленной дорожки.

Общая шина

ПЗУ

ОП

П

ПУ

ПУ

Микропрограммное управление

Такт – временной интервал между 2мя синхроимпульсами от генератора тактоимпульсов. За 1 такт могут быть выполнены несколько совместимых операций. Совокупность микроопераций, выполняемых в 1 такте образуют микрокоманду.

Последовательность выполнения микрокоманд может измениться в соответствии с некоторыми логическими условиями. Они могут принимать 1 или 0 значения в зависимости от состояний некоторых разрядов.

Алгоритм машинной операции представленный в виде микрокоманд и логических условий называется микропрограммой.

Машинные операции выполняются в операционных устройствах. Такое устройство содержит операционный автомат и управляющий автомат.

ОП

Операционное устройство

ОА

х

УА

УУ

ОА предназначен для приема временного хранения двоичных кодов, выполнения над ними определенных микроопераций, для определения значений логических условий и выдачи их в виде осведомительных сигналов х на УА.

УА (в соответствии с выполяемой машинной операцией) вырабатывает последовательность управляющих сигналов y, воздействующих на ОА и обеспечивающих использование требуемой последовательности микроопераций.

Последовательность управляющих сигналов корректируется осведомительными сигналами х.

Для представления микропрограмм используется 2 способа:

1. Аналитический – используются специальные языки микропрограммирования.

2. Графический - более удобно микропрограммы представлять в графической форме в виде графа микропрограммы (ГСА – графические схемы алгоритма). Для представления ГСА используются вершины следующих типов: начальный и конечный типы (определяют начало и окончание микропрограммы), операторный (одна микрокоманда), условный (логическое условие). Она имеет 2 выхода 0 и 1, true и false. Ждущая или возвратная вершина – имитирует процесс ожидания окончания работы устройства, включаемого устройством, использующим микропрограмму. Таким образом, выполняется синхронизация устройств различного быстродействия.

Начало

конец

микрокоманда

ЛУ

1 0

Для представления микрокоманд используется оператор присваивания. По этому оператору узел ЭВМ, идентификатор которого записан в левой части, принимает значение узла в правой части.

Для записи логических условий используются Булевские функции, либо символы операции отношения.

Структура процессора

Принципы проектирования процессора ЭВМ будем рассматривать на примере двухадресной вычислительной машины с естественным периодом следования команд. Процессор должен выполнять 1 команду: сложение с учетом знака. Структура такого процессора на рисунке:

Процессор ЭВМ состоит из арифметического устройства (АУ) и управляющего устройства (УУ)

АУ состоит из операционного и управляющего автомата (ОА, УА). Функции ОА АУ могут быть возложены на центральное УУ. УУ будет обеспечивать работу всей машины, в том числе и АУ.

УУ состоит из регистра команды (РгК) с подключенным к нему дешифратором (ДШ). Выходы ДШ воздействуют на управляющий автомат (УА), который вырабатывает управляющие сигналы y, обеспечивающие работу процессора. Эта последовательность управляющих сигналов корректируется осведомительными сигналами х, вырабатываемыми АУ. На УА также воздействует генератор синхроимпульсов (ГСИ), который запускается пуском.

В составе УУ должен быть узел, в котором находится адрес исполняемой команды. Этот узел – регистр. Т.к. в процессоре принят естественный порядок команд, то этот регистр выполняется по схеме счетчика. Изменение состояния счетчика выполняется управляющим сигналом у3. Соседние команды хранятся в памяти по соседним адресам. Начальный (пусковой) адрес ПА заносится в счетчик адреса команды оператором или операционной системой. Работу процессора надо рассматривать в связи с оперативной памятью (ОП). Связь процессора с памятью выполняется с помощью 2 шин, 2 буферных регистров и 2 сигналов управления.

2 шины: шина адреса, шина данных, 2 регистра: РгОП, РгАОП, 2 сигнала: ЗпОП (запись), ЧтОП (чтение).

Шина адреса однонаправленна (адреса передаются из процессора в ОП), шина данных двунаправленна (считываемые коды передаются из ОП в другие устройства, а при записи наоборот). Регистры используются для временного хранения адресов и данных. При обращении к памяти вырабатывается сигнал П. ПП- признак переполнения (триггер, который запрещает подачу синхроимпульсов).

Характеристика памяти АОП: емкость и машинное слово. Разрядность регистра адреса памяти зависит от объема ОП, выражаемой в словах, т.е. РгАОП зависит от длины слова ОП. 2ⁿ – столько разрядов будет иметь n-разрядный регистр.

Рассмотрим процесс выборки одной команды из памяти машины. Предположим, что адрес текущей команды находится в счетчике адреса команды (СчАК). Содержимое СчАК с помощью у4 передается в РгАОП. Затем должен быть подан сигнал чтения у5. После времени обращения к ОП, код команды из адресованной ячейки передается в РгОП. После этих действий процессор опознает считанную команду и может приступать к ее исполнению. После исполнения текущей команды процессор должен выполнять следующую команду, а в СчАК остался адрес исполненной команды. Надо подготовить к выборке следующую команду. Ее можно подготовить в различные моменты времени: 1) сразу после выборки команды и до ее исполнения, 2) после окончания исполнения текущей команды. Перечисленные действия не зависят от конкретной исполняемой операции. Они будут выполняться всегда для каждой команды программы. Эти действия представляют собой общую часть исполнения всех команд программы и представляются в виде микропрограммы:

Микропрограмма может быть представлена в содержательной форме или кодированной. В закодированной форме показываются вызывающие сигналы управления вместо микроопераций.

Синтез операционного автомата арифметического устройства (ОА АУ)

Структура ОА АУ определяется набором операций, выполняемых процессором. Структура ОА может быть установлена на основании анализа содержательных алгоритмов выполняемых операций. В процессе синтеза устанавливается состав оборудования, внутренние и внешние связи, определяются выработанные осведомительные сигналы х, устанавливается перечень выполняемых микроопераций и соответствующих управляющих сигналов.

Операция сложения Операция прибавление

(то, что есть + то, что в регистре)

РгZ

РгZ

комбинационный сумматор

управляющий сигнал

Рг2

Рг1

Рг2

y16

Каждый запоминающий элемент регистра имеет прямой и обратный выход. 2 способа получить обратный код: инвертировать или на обратном выходе регистра.

х3

записывается в память

f

РгZ

нулевой разряд (номер)

дополнительный разряд

y15

y12

y14

y13

0 Рг2

х2

на УА

0 Рг1

y11

х1

из памяти

y10

на УА

РгZ[0], РгZ[d]- булевская функция, которая должна показать, если разряды не совпадают (переполнение) (01/10)

х3:=

Алгоритм операции сложения

1. По адресу А1 кода команды выбирается 1 операнд и передается в ОА. В соответствии со знаком (нулевым разрядом кода операнда) он будет участвовать в операции в прямом или обратном коде.

2. Аналогично выбирается 2ой операнд

3. Выполняется двоичное сложение с использованием модифицированных кодов по всем разрядам, включая знаковые. Если возникает единица переноса из знаковых разрядов, то она прибавляется к младшему значащему разряду (если используется дополнительный код, то единица переноса отбрасывается)

Дополнительный код=обратный код+1

4. Анализируется ситуация возникновения переполнения по условию неравнозначности двух знаковых разрядов результата. Если знаковые разряды равны, то переполнения нет, анализируется знак результата. Если результат положителен, то он представлен в прямом коде (ПК) и может запоминаться в ОП. Если результат «-», то он представляется в обратном коде, надо перед записью в память получить прямой код результата.

Микропрограмма операции сложения

П олученный в результате синтеза операционный автомат (ОА) называется ОА с закрепленными микрооперациями. Все выполняемые микрооперации закреплены за теми узлами, на которых выполняются эти микрооперации. В реальных вычислительных устройствах количество выполняемых микроопераций чрезвычайно велико. Построение ОА по принципу закрепления микроопераций приводит к сложным устройствам.

Операционный автомат (ОА) с общими микрооперациями

Среди всех выполняемых микроопераций при усложнении устройства возникает большое количество микроопераций, одинаковых по функциям, но исполняемых над содержимым различных узлов. Например, операция сдвига. Требуется соответствующее количество управляющих сигналов. В ОА с общими микрооперациями выделяются общие схемы для выполнения однотипных микроопераций. В эти общие схемы может быть передано содержимое любого регистра процессора. Таким образом, любая микрооперация может быть выполнена над содержимым любого регистра.

z

управляющие

сигналы - {уi}

{xi} - осведомительные сигналы

{у^c}

{у^A}

{у^B}

В структуре ОА выделяется комбинационная часть (КЧ) и запоминающая часть (ЗЧ)

З Ч строится на регистрах, которые не выполняют никаких операций кроме приема и выдачи двоичных кодов. Вся совокупность микроопераций выполняется в КЧ под воздействием управляющих сигналов уi. Связь КЧ и ЗЧ выполняется по шинам А и В. С помощью управляющих сигналов из совокупности у^A и у^B по этим шинам может передаваться в КЧ содержимое любого регистра ЗЧ. Результат выполняемой микрооперации через шину z передается в другие устройства машины (в память) и возвращается в ЗЧ ОА.

КЧ выполняется по схеме:

В КЧ входят узлы, которые обеспечивают весь набор микроопераций, характерных для современных ПК.

В состав КЧ входят:

- формирователь входа, который формирует обратные или дополнительные коды операндов, поступающие по шине В

- комбинационный сумматор с 2мя разрядами для выявления переполнения

- сдвигатель с 2мя малоразрядными регистрами L и R для запоминания сдвигаемых разрядов. Разрядность этих регистров должна обеспечить запоминание такого количества двоичных разрядов, которые сдвигаются за 1 такт, т.е. одним управляющим сигналом

- выходной регистр z.