2. Логические функции

Основы алгебры логики. Логические функции. Формы записи логических функций.

В устройствах обработки информации 2 класса переменных: числа – несут информацию о количественных характеристиках системы; логические переем. – определяют состояние системы.

_{1. логическая конъюнкция - умножение (И): Y=X1X2= X1&X2=X1ЛX2.}

X1	0 У X1 такой же ключ 0 1 1
X2	0 1 0 1
X1&X2	0 0 0 1

2. Логическая дизъюнкция - сложение ИЛИ Y=X₁+X₂= X1vX2.

X1	0 0 1 1
X2	0 1 0 1
X1&X2	0 1 1 1

3. ИЛИ-НЕ (стрелка Пирсона)

Многовходовой транзисторный элемент (RTL)

- реализуется путем соединения нескольких ключей, работающих на

общую нагрузку (таблица обратная ИЛИ)

4. И-НЕ Штрих Шеффера

(таблица обратная И)

5. НЕ

Выполняется с помощью усилительного каскада: транзистор

Р аботает, как ключевой переключатель.

Если Uс=0=x, то Uк=Uвых=y=1

6. Функция неравнозначности – имеет значение 1, где число единиц нечетно. F=X₁ X₂

7. Функция равнозначности - имеет значение 1, где число единиц четно.

!!!Функции И, ИЛИ, НЕ образуют базис на основе которого строится любая функция!!!

Х1	0 1 0 1
Х2	0 1 1 0

Формы записи логических функций: словесная, табличная

и алгебраическая (ex: )

Переключательные функции, их представление и реализация в различном базисе. Логическое проектирование простейших комбинационных схем.

ПФ – выражены различными логическими формулами с помощью проведения эквивалентных преобразований. На практике исп. конъюнктивную и дизъюнктивную форму.

Д НФ (дизъюнктивная нормальная форма) - состоит из суммы элементарных конъюнкций.

СДНФ (совершенная ДНФ) - все конъюнкции имеют ранг n (3 здесь – количество элементов в конъюнкции)

КНФ (конъюнктивная нормальная форма) – логическое произведение

элементарных дизъюнкций.

(ex: ) схема аналогична

3. Характеристики и параметры потенциальных логических элементов (лэ).

Основная статистическая характеристика – передаточная характеристика представляет собой зависимость потенциала на первом выходе от потенциала входа при постоянных потенциалах на остальных выходах. По типу передаточной характеристики потенциальные логические элементы делят на: - инвертирующие( «И»), - неинвертирующие( «Не-И»).

Параметры потенциальных логических элементов:

• Уровень логического нуля,

• Уровень логической единицы,

• Порог переключения,

• Зона неопределенности- зона между порогом переключения из 0 в 1 и из 1 в 0,

• Tзр – время задержки распространения сигнала, характеризует быстродействие,

• Fмакс – максимальная рабочая частота при которой сохраняется работоспособность схемы,

• Kоб - коэффициент объединения по входу (число логических входов),

• Kраз – коэффициент разветвления по выходу (максимальное число однотипных логических элементов, которые могут быть подключены к выходу данного логического элемента),

• Uпст – помехоустойчивость,

Входная характеристика логического элемента представляет собой зависимость Iвх от Uвх, служит для определения Iвх при различных Uвх. По ней определяются:

• Входной ток при входном напряжении равном уровню логического нуля.

• Входной ток при входном напряжении равном уровню логической единицы.

• Коэффициент разветвления по выходу( нагрузочная характеристика) задается в количестве входов логического элемента того типа, который можно подключить к выходу логического элемента.

• Ток, потребляемый от источника питания.

• Мощность, потребляемая от источника питания( они зависят от состояния логического элемента и от частоты входного сигнала, чем больше частота, тем больше потребляемый ток).

Динамические параметры характеризуют инерционные свойства логического элемента.

Схема базового элемента И-НЕ транзисторно-транзисторной логики (ТТЛ).

С одержит многоэмиттерный транзистор Т1, выполняющий операцию И и сложный инвертор. Если на один или оба входа одновременно подать низкий уровень напряжения, то многоэмиттерный транзистор находится в состоянии насыщения и транзистора Т2 закрыт, а следовательно и Т4 закрыт, т.е. на выходе будет высокий уровень напряжения. Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор Т2 открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора Т4 и запиранию транзистора Т3 и на выходе низкий потенциал.

Быстродействие и помехоустойчивость ТТЛ-элементов.

Быстродействие характеризируется временем задержки распространения сигнала Тзр (интервал времени от подачи входного импульса, до появления выходного) и максимальной рабочей частотой Fмакс. А так же определяется в основном переходными процессами при переключение транзисторов, а так же зарядом паразитной нагрузочной емкости Сн, которая представляет собой суммарную емкость нагрузочных ТТЛ-схем.

Статическая помехоустойчивость – максимально допустимое напряжение статической помехи по высокому и низкому уровнях входного напряжения, при котором еще не происходи изменение выходных уровней логического элемента. Чтобы получить одновременно и положительную помехоустойчивость и отрицательную, нужно: Uп=0.5*(U1-U0). Помехоустойчивость определяется при наихудших факторах.

Повышение быстродействия ТТЛ-элементов.

П овысить быстродействие ТТЛ-элементов можно, применив в схеме вместо обычных транзисторов транзисторы Шоттки, работающих в активном режиме. Тем самым сокращается время переключения транзисторов в схеме за счет исключения времени рассасывания носителей заряда в базе транзистора при их запирании. Пример на рис. Изображен транзистор шоттки, состоит из обычного транзистора и диода шоттки, называются микросхемами ТТЛШ.

Если на оба входных напряжение Uвх1 и Uвх2 подать высокий уровень, то диоды VD3 иVD4 закрыты, транзисторы VT1 и VT5 транзисторы открыты и на выходе имеет место напряжение низкого уровня. Если хотя бы на одном входе имеется напряжение низкого уровня, то транзисторы VT1 и VT5 закрыты, а транзисторы VT3 и VT4 открыты, и на выходе имеет место напряжение низкого уровня. ТТЛ с открытым коллектором и z-состоянием, их применение.

Элемент И-НЕ с открытым коллектором предназначен для согласования логических схем с внешними исполнительными и индикаторными устройствами, например светодиодными индикаторами. Его отличие в выполнении выходного усилителя мощности по однотактной схеме без собственного резистора.

В данном элементе отсутствует цепь нелинейной коррекции. Это связано с тем , что элемент ставится на выходе логического устройства и к нему в меньшей степени предъявляются требования квантования сигнала. Обычно выходной транзистор схемы выполняется с большим допустимыми значениями коллекторного тока и напряжения, чем обычный элемент. ТТЛ-элементы с открытым коллектором допускают параллельное включение выходных выводов. При этом относительно выходных сигналов каждого элемента реализуется операция Uвых=Uвых1Uвых2…Uвых n.

Это позволяет решить две задачи:

1. Упростить схему проектируемого устройства за счет исключения дополнительных элементов, реализующих операцию И;

2. Обеспечить работу нескольких выходов на общую шину , т.е. реализовать режим работы с разделением информации по времени.

Передача сигналов от нескольких источников в общую шину.

Схемы с 3-им состоянием( или Z-состоянием):

Если на ОЕ напряжение логического нуля, то VT4 закрыт и схема работает также. Если подать уровень логической единицы, транзистор VT4 открыт и насыщен. Напряжение коллектора транзистора VT4 равно 0,2В, ток из VTМ будет течь к VT4. Оба выходных транзистора ( 3 и 2) будут закрыты. Если передаем сигнал в общую шину, то схема от шины отключена (выходной ток равен нулю).

ТТЛШ - транзисторно-транзисторные логические элементы Шоттки: коллекторные переходы зашунтированы диодом Шоттки, транзисторы не работают в режиме насыщения, следовательно, повышается быстродействие.

Эммитерно-связанная транзисторная логика.

Имеет высокое быстродействие из –за того, что был уменьшен логические перепад (0-1 и 1-0)за счет снижения помехоустойчивости. Основой элемента является токовый ключ, выполненный на двух транзисторах.

На базу одного из них к примеру VT2 подано некоторое постоянное опорное напряжение Uоп. Изменение напряжения подаваемого на вход1 ниже или выше Uоп приводит к перераспределению постоянного тока Iэ , заданного токостабилизирующим резистором Rэ, между транзисторами VT1,VT2. При этом транзисторы не попадают в режим насыщения и, следовательно, в ключе принципиально отсутствует интервал рассасывания их не основных носителей. Таким образом, особенностью элементов ЭСЛ является постоянство потребляемого тока независимо от выходного сигнала ключа.

Б ыстродействие такого ключа велико, так как, во-первых: транзисторы принципиально не заходят в область насыщения, во-вторых: мал логический перепад напряжения между значениями логического нуля и логической единицы. Последнее реализовано выбором малых сопротивлений резисторов Rк1 и Rк2 схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.

Базовый элемент ЭСЛ получают заменой в схеме токового ключа транзистора VT1 параллельно включенными транзисторами (для увеличения числа входов) и включением в качестве выходных схем элемента ЭСЛ эммитерных повторителей.

На транзисторы VT1,VT2,VT3 подаются входные сигналы, и они совместно с транзистором VT4 образуют токовый ключ. Транзистор VT5 с элементами R4,R5,R6 и VD1,VD2 является стабильным источником напряжения, задающим постоянное напряжение Uоп на базе транзистора VT4, который находится в активном режиме работы. На транзисторах VT6,VT7 реализованы эмиттерные повторители, обеспечивающие малые выходные сопротивления. В схеме ЭСЛ реализован принцип положительной логики.

Когда на всех входах схемы действуют сигналы логического 0 (большое отрицательное напряжение), то транзисторы VT1-VT3 закрыты, VT4 открыт. В результате транзистор VT7 будет закрыт , т.е. на его выходе установится менее отрицательное напряжение (логическая 1). Если на любой из входов подана логическая 1 (менее отрицательное напряжение, чем Uоп), то откроется соответствующий транзистор, что приведет к перераспределению токов между этим транзистором и транзистором VT4, после чего транзистор VT6 закроется, т.е. на его выходе установится большое отрицательное напряжение (логический 0), а транзистор VT7 откроется, т.е. на его выходе установится логическая1.

Таким образом данная схема выполняет одновременно функции ИЛИ и ИЛИ-НЕ.

Логические элементы на МОП-, КМОП-структурах.

В данных микросхемах используются ключи на МОП-транзисторах с n-каналом и динамической нагрузкой и на МОП-транзисторах с p-каналом.

Элемент логики n-МОП, реализующий функцию ИЛИ-НЕ. Он состоит из нагрузочного транзистора Т3 и двух управляющих транзисторов Т1 и Т2.

Если оба транзистора Т1 и Т2 закрыты, то на выходе устанавливается высокий уровень напряжения. Если одно или оба напряжения u1,u2 имеют высокий уровень, то открывается один или оба транзистора Т1 и Т2 и на выходе устанавливается низкий уровень напряжения.

Для исключения потребления мощности логическим элементом в статическом состоянии используется КМОП-логика (комплементарные МДП-логичексие элементы). В микросхемах КМОП используются ключи на МОП-транзисторах. Они отличаются высокой помехоустойчивостью. Логика КМОП является очень перспективной.

Элемент логики КМОП, реализующий функцию ИЛИ-НЕ.

Е сли входные напряжения имеют низкие уровни ( u1 и u2 меньше порогового напряжения n-МОП-транзистора), то транзисторы Т1 и Т2 закрыты, транзисторы Т3 и Т4 открыты и выходное напряжение имеет высокий уровень. Если одно или оба входных напряжения u1 и u2 имеют высокий уровень, превышающий пороговое напряжение n-МОП-транзистора, то открывается один или оба транзистора Т1 и Т2, а между истоком и затвором одного или обоих транзисторов Т3 и Т4, устанавливается низкое напряжение. Этот элемент потребляет мощность о источника питания лишь в короткие промежутки времени, когда происходит его переключение.

Логические элементы с инжекционным питанием.

Построена на использовании биполярных транзисторов и применении оригинальных схемотехнических и технологических решений. Для нее характерно очень экономичное использование площади кристалла полупроводника. Элементы И²Л могут быть реализованы только в интегральном исполнении и не имеют аналогов в дискретной схемотехнике. Структура элемента И²Л и эквивалентная схема.

Т ранзистор Т1 (p-n-p) расположен горизонтально, а многоколлекторный транзистор Т2 (n-p-n) расположен вертикально. Транзистор Т1 выполняет роль инжектора, обеспечивающего поступление дырок из эмиттера транзистора Т1 (при подаче на него положительного напряжения через ограничивающий резистор) в базу транзистора Т2. Если u1 соответствует логическому 0, то инжекционный ток не протекает по базе многоколлекторного транзистора Т2 и токи в цепях коллекторов транзистора Т2 не протекают, т.е. на выходах транзистора Т2 устанавливается логическая 1. При напряжении u1, соответствующему логической 1 , инжекционный ток протекает по базе транзистора Т2 и на выходах транзистора Т2 – логические 0. Элемент ИЛИ-НЕ

Для упрощения другие коллекторы многократных транзисторов Т3 и Т4 не показаны.

Когда на один или оба входа подается логическая 1, то напряжение на выходе соответствует логическому 0.

.

Если на обоих выходах логический 0, то напряжение на выходе соответствует логической 1.

Согласование разнотипных элементов между собой.

Для согласования входных и выходных сигналов по напряжению и току при построении цифровых устройств на различных ЛЭ используются преобразователи уровней.

Логические элементы, в зависимости от элементной базы, на которой они построены, имеют различные напряжения питания и разные значения выходных сигналов. Кроме того, однотипные микросхемы могут допускать разное напряжение питания при таком их использовании в разных частях одного устройства также требуется согласование уровней.

Так для микросхем ТТЛ, которые построены на биполярных транзисторах уровень логического 0 входного напряжения ≤0.8В, уровень логического 0 выходного напряжения ≤0.4В, уровень логической 1 входного напряжения ≥2.4В, а уровень логической 1 выходного напряжения ≥2.8В. напряжение питания ТТЛ равно 5В.

Для микросхем, построенных на полевых транзисторах(КМОП), напряжение Епит обычно лежит от 5 до 15В, а транзисторах уровень логического 0 входного напряжения ≤0.2Епит, уровень логического 0 выходного напряжения 0В, уровень логической 1 входного напряжения ≥0.8Епит, а уровень логической 1 выходного напряжения =Епит.

Пороговое напряжение для ТТЛ составляет 1.2В, а для КМОП – Епит/2. Кроме того КМОП-элементы имеют малые выходные токи.

Так, для согласования КМОП элементов со входами ТТЛ можно использовать микросхемы К176ПУ1, К176ПУ2, К176ПУ3, К176ПУ4, КР1561ПУ4. По принципу функционирования они аналогичны друг другу, но имеют различное число входов.

К примеру микросхема К1561ПУ4 имеет 6 входов и выходов и позволяет ее входов к выходам КМОП-микросхем подключать к каждому из ее выходов от 2 до 8 микросхем ТТЛ.

Для согласования выходов ТТЛ микросхем со входами КМОП микросхем применяются микросхемы К176ПУ5, 564ПУ6, К561ПУ7,К561П8. Все они аналогичны друг другу по принципу функционирования, но имеют разное число преобразователей.

К примеру микросхема К561ПУ7 представляет собой 6 инвертирующих преобразователей и осуществляет хорошее согласование с выходными уровнями ТТЛ микросхем.

4. Комбинационные устройства – функциональный узел, предназначенный для преобраз. двоичных чисел, для этого устройство имеет входы для подключения переменных X_i и выходы, на кот. формируются двоич. перем. Y_i. Внешнее описание, функционирование в общем виде сводится к заданию системы переключательных функций. Их задают с помощью таблиц и алгебраически

Шифраторы и дешифраторы.

Шифратор – кодовый преобразователь, который имеет n входов и k выходов, и при подаче сигнала на один из входов (обязаетельно только на один) на выходах появляется двоичный код возбужденного входа. Число входов и выходов в полном шифраторе связано соотношением n=2^k.

Существует так называемый приоритетный шифратор в интегральном исполнении

К155ИД1.

Д воичный вход на входе А, 10 выходов.

Существуют аналогичные преобразователи двоичного кода семисегментного индикатора.

Для построения шифратора можно использовать схемы ИЛИ – по одной на каждый выход. При этом схема разбивается на n простых фрагментов. К входу элементов ИЛИ каждого выходного разряда должны быть подключены те входы шифратора, в двоичном представлении номера которых есть единица в данном разряде. Так, к ИЛИ младшего разряда формируемого выходного кода должны быть подключены все нечетные входы, поскольку у всех нечетных номеров и только у них в младшем разряде содержится единица. Функциональная схема такого шифратора представлена на рисунке. Эту схему можно преобразовать по формулам де Моргана. В новом варианте вместо схемы ИЛИ будут И-НЕ.

Совместно с шифратором в состав кодирующих узлов может входить схема выделения старше единицы. Эта схема преобразует m-разрядное слово следующим образом: все старшие нули и самая старшая единица входного кода пропускается на вход без изменения; все разряды более младшие, чем старшая единица, заменяются нулями.

Дешифратор – преобразователь двоичного n-разрядного кода в унитарный 2ⁿ-разрядный код, все разряды которого, за исключением одного, равны нулю. Дешифраторы бывают полные и неполные. Дляы полного дешифратора выполняется условие: N=2ⁿ, где n-число входов, N-число выходов.

В неполных дешифраторах имеется n входов, но реализуется N<2ⁿ выходов. Так, например, дешифратор, имеющий 4 входа и 10 выходов будет неполным, а дешифратор, имеющий 2 входа и 4 выхода, будет полным.

Дешифратор может быть описан системой уравнений.

Рассмотрим принцип построения дешифратора на примере преобразования трехразрядного двоичного кода в унитарный код. Если считать, что входы и выходы упорядочены по возрастающим номерам,т.е. считать что коду 000 соответствует выход Y₀,

к

Схема дешифратора 3х8 и его условное изображение

оду 001 – выход Y₁ и т.д., то для полного дешифратора можно записать восемь упорядоченных уравнений:

X₁

X₂

X₄

1

2

3

1

2

3

4

5

6

7

8

DC

Y₀

Y₁

Y₂

Y₃

Y₄

Y₅

Y₆

Y₇

Вместо диода может быть включен

Полевой транзистор

Рассмотрим более общую структуру.

+

R

+

R

1

R

1

1

R

П

R

реобразователи кодов

О

R

перация изменения кода числа нахывается его перекодированием. Интегральные микросхемы, выполняющие эти операции, называются преобразователями кодов. Преобразователи кодов бывают простые и сложные. К простым относятся преобразователи, которые выполняют стандартные изменения кода чисел, например, преобразований двоичного кода в одинарный или обратную операцию. Сложные преобразователи кодов выполняют нестандартные преобразования кодов и их схемы приходится разрабатывать каждый рах с помощью алгебры логики.

Будем считать, что преобразователи кодов имеют n входов и k выходов. Соотношения между n и k могут быть любыми: n=k, n<k, n>k. При преобразовании кода чисел с ними могут выполняться различные дополнительные операции, например, умножение на весовые коэффициенты. Примером невесового преобразования является преобразование двоично-десятичного кода в двоичный. Весовые преобразователи кодов используются при преобразовании числовой информации.

Интегральные микросхемы преобразователей кодов выпускаются только для наиболее распространенных операций: преобразователи двоично-десятичного кода в двоичный код

• преобразователи двоичного кода в двоично-десятичный код

• преобразователи двоичного кода в код Грея

• преобразователи двоичного кода в код управления сегментными индикаторами

• преобразователи двоичного или двоично-десятичного кода в код управления шкальными или матричными идентификаторами

Шкальные индикаторы предст. собой линейку светодиодов с одним общим анодом или катодом. Матричные индикаторы предст. собой набор светодиодов, расположенных по строкам и столбцам.

Методы анализа и синтеза кодопреобразователей

Основной задачей синтеза является отыскание структуры схемы по заданному описанию работы. Функции зачастую получаются избыточными и могут быть существенно упрощены на основе ряда формальных операций, далее операцию назовём минимизация.

Цель минимизации – получение логической схемы, содержащей мин. Число логических элементов и мин. число соедин.

Синтез обычно производится след. образом:

• составляется таблица состояний

• записывается логическая функция

• функция минимизируется

• функция преобразуется к виду, удобному для реализации на элементной фазе.

Мультиплексоры и демультиплексоры, селекторы.

Мультиплексор - это управляемый входом коммутатор нескольких входных каналов в один выходной канал. Управление мультиплексором осуществляется в унитарном или двоичном коде.

Рассмотрим мультиплексор, управляемый двоичным кодом. Число входов достигает 16.

В общем виде работу мультиплексора можео описать:

D – входные информационные сигналы, принимающие значения 0,1

m_i – интермы, образованные переменными адресных входов.

Е – стробирующий сигнал.

Демультиплексор - это управляемый входом коммутатор, предназначенный для передачи информации с одного входного канала на один из нескольких выходных каналов.

Реализуется на основе конъюнкторов, количество которых равно количеству выходов.

Мультиплексоры и демультиплексоры часто называют селекторами данных. На К-МОП транзисторах мультиплексор одновременно является и демультиплексором. Используется при построении сдвигателей - это комбинационные линейные устройства, предназначенные для U - разрядных входных данных на выход со сдвигом влево или вправо на один или несколько разрядов или без сдвигов. Напряжение сдвигов и количество разрядов, на которое нужно сдвинуть задается управляемыми сигналами.

Мультиплексоры / демультиплексоры выпускаются в виде микросхем и имеют ограниченное число физических выходов . Структура микросхемы позволяет наращивать разрядность, для этого придумали вход тактирования Е.

Сумматоры, принципы построения и типы схем.

Сумматоры – функиональные устройства, выполняющие опер. сложения чисел, по хар-ру действия делятся на комбинированные (устр. без памяти) и накопительные (с памятью).

По способу сложения сумматоры могут быть последовательные и параллельные.

По законам арифметики сложение можно выполнить поразрядно, определяя последовательность, начиная с младшего значения суммы (S_i); приходится складывать только одноразрядные числа ( A_i и B_i) и учитывать перенос P_i-1 из предыдущего разряда

Pi-1	Ai	Bi	Si	Pi
0	0	0	0	0
0	1	0	1	0
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	0	1
1	0	1	0	1
1	1	1	1	1

если не учитывать разряд с предыдущей, то это не полный сумматор, а наоборот.

Схема, соответствующая этой функции:

С помощью полусумматоров можно распространить ячейку полного сумматора

P

1

1

Si

Д

Pi

MS

MS

алее такие ячейки можно влк. последовательно, тогда получим многоразрядную секцию, работающую последовательно.

Вычитание двоичных чисел производится также суммированием с доп. кодом вычитания.

Методы повышения быстродействия сумматоров. Применение сумматоров.

Сумматоры входят в состав микропроцессора больших интегральных схем и выпускаются в виде схем средней степени интеграции. Также выпускаются схемы ускоренного переноса, например, КМ155ИМ1, К155ИП4. Разновидностью сумматора является инкрементор - это комбинационное логическое устройство, выполняющее операцию арифметического суммирования многоразрядного числа с единицей (это можно сделать и на полусумматорах).Следовательно, сумматоры с последовательным переносом обладают низким быстродействием. С целью повышения быстродействия (сокращения времени сложения) применяются сумматоры с параллельным переносом. Серьезным недостатком сумматоров с параллельным переносом является значительный рост аппаратурных затрат при построении схем межразрядных переносов. Поэтому на практике применяют метод построения сумматоров с комбинированным переносом.

АЛУ. Организация и применение.

АЛУ – арифметико-логическое устройство

Название МС говорит о характере операции, выполняемых ими – арифметические и логические преобразования двоичной информации.

По сравнению с приборами, работающими по жесткой, наперед заданной программе, АЛУ представляют собой устройства более высокого класса. В низко процессорной технике АЛУ являются базовыми элементами. Они используются в сочетании с регистрами сдвига, ОЗУ и другими устройствами.

АЛУ дороже простых МС, однако благодаря универсальным свойствам, применение их в аппаратуре во многих случаях оказывается оправданным. МС АЛУ, принадлежащие к разным видам логик (ТТЛ – 155ИП3; КМОП – 564ИП3) функционально во многом совпадают, в том числе и по разводке выводов. Поэтому рассмотрим кратко 155ИП3.

Эта МС выполняет действия с четырехразрядными двоичными словами: А=А₃А₂А₁А₀ и В=В₃В₂В₁В₀. Вид операций задается пятиразрядным кодом на входах М S₃S₂S₁S₀. Всего это АЛУ способно выполнить 32 операции (2⁵=32): 16 логических (И, И-НЕ, ИЛИ, ИЛИ-НЕ, исключающие ИЛИ и др.) и 16 арифметических или арифметико-логических (сложение, вычитание, удвоение, сравнение и ряд других). Операции сложения и вычитания проводятся с ускоренным переносом имеется вход приема сигнала переноса С.

На выходах F₀, F₁, F₂, F₃ формируются результаты логических преобразований и арифметических действий. На выходе С₄ образуется сигнал старшего (пятого) разряда при выполнении арифметических операций. Дополнительные выходы – образование ускоренного переноса G и распространение ускоренного переноса Р – используется только при организации многоразрядных АЛУ в сочетании с МС ускоренного переноса К155ИП4.

Слова А и В, подлежащие обработке, могут быть представлены в положительной либо в отрицательной логике. В книге Зельдина приведены таблицы истинности.

Старший разряд кода выбора операции (М-вход) определяет характер действий, выполняемых АЛУ. Если М=Н – АЛУ выполняет логические операции.

Если М=L – выполняются арифметические операции. Например, входному коду М S₃S₂S₁S₀=LHHLH отвечает операция АВ+А(для отрицательной логики; для положительной (AVB)+A), где АВ – логическое умножение двух слов. Так, если А=1010, В=0111, то АВ=0010 и, следовательно, 0010+1010=1100.

Режим компаратора обеспечивается при М=L и S₃S₂S₁S₀=LHHL.