
- •Микропроцессоры: определение, назначение, основные понятия: мп, мпс, мк и др.
- •Классификация мп
- •Основные параметры мп
- •Системы эвм
- •5 Обобщенная структурная схема мп
- •6 Типичный машинный цикл
- •7 Пути обработки командного и информационного слова
- •8 Архитектура процессоров. Принстонская и гарвардская архитектуры.
- •10 Система команд мп: операции над числами с ф.З. И Пл.З. Условные и безусловные переходы, циклы и др.
- •11 Форматы команд и способы адресации.
- •12 Организация подсистемы прерываний мпс. Классы прерываний. Структурная схема системы. Приоритеты прерываний.
- •13 Контроллер прерываний кр580вн59: схема, режим работы.
- •14 Семейства бис кр580; фирмы Intel
- •15 Микропроцессор кр580вм80а: принципы функционирования, уго, структурная схема.
- •16 Микропроцессор кр580вм80а: уго, схема временные диаграммы командного цикла.
- •17 Микропроцессор бис кр580вм8а уго, схема вд цикла прерываний
- •18 Микропроцессор бис кр580вм8а уго, схема, вд ввода/вывода
- •19 Параллельный интерфейс бис кр580вв55, уго, схема, режимы работы.
- •20 Последовательный интерфейс бис кр580вв51.
- •21 Организация режима прямого доступа в память (пдп). Контроллер пдп кр580вт57, уго, схема, режимы работы.
- •22 Организация службы времени. Программируемый таймер кр580ви53. Уго, схема, режимы работы.
- •23 Контроллер видеотерминала кр580вг75: уго структурная схема принцип действия.
- •24 Схема включения контроллера бис кр580вг75 в мпс.
- •25 Особенности архитектуры мп 80486: структурная схема, вд работы. Режимы работы: реальный, защищенный.
- •26 Особенности архитектуры мп Pentium: структурная схема, вд работы.
- •27 Семейство микро-эвм, ключевые мс пк imb pc и совместимые с ними.
- •28 Микроконтроллеры: определение, назначение, структурная схема технологической системы управления.
- •29 Архитектура мк cisk, risk.
- •30 Типы мкс.
- •31 Типовая структура мк
- •32 Функциональная схема мк
- •33 Цпу мк. Архитектура цпу.
- •34 Организация памяти мк.
- •35 Параллельные порты ввода-вывода мк.
- •36 Последовательные порты ввода-вывода мк.
- •37 Функциональная схема ацп мк sasb 80c515
- •38. Блок таймеров и поддержка режима «реального времени».
- •39. Сторожевой таймер.
- •40. Эволюция архитектуры мк: 4-х, 8-и, 16-и, 32-х, 64-х – разрядные мк.
- •41. Интегрированная среда разработки по (ис рпо) для семейства мк avr.
- •42. Программирование мк на языке Ассемблер: процедуры, подпрограммы, директивы.
- •43. Интерфейс встраиваемых мпс: физический и логический. Шины pci, vmEи др.
- •44. Шина usb: характеристики, топология, режимы работы.
- •45. Jtag – интерфейс системные функции на его основе.
- •46. Программируемые логические матрицы и плис.
- •47. Вычислительные системы: определение, назначение, классификация.
- •48. Многопроцессорные вс. Структурная схема.
- •49. Многомашинные вс. Вс с коммутационной матрицей, структурные схемы.
- •50.Проектирование мпс. Средства и методы комплексной отладки мпс.
18 Микропроцессор бис кр580вм8а уго, схема, вд ввода/вывода
УГО и схема в ответе №15
Ввод-вывод информации в МП осуществляется специальными командами ввода IN и вывода OUT.
Команда IN предназначена для ввода одного байта информации в накопитель. команда занимает 2 байта и требует для реализации трех циклов:
1 посылка адреса из СК в ЗУ, по сигналу ПМ происходит прием первого байта в РК
2 в ЗУ посылается увеличенный на 1 адрес из СК и осуществляется прием второго байта команды в регистр временного хранения. Этот байт - номер ВУ, к которому производится обращение.
3 этот номер в качестве адреса выводится на адресную шину, а по сигналу ПМ слово данных с канала ввода по ШД записывается в накопитель.
19 Параллельный интерфейс бис кр580вв55, уго, схема, режимы работы.
БИС КР580ВВ55 представляет собой универсальную программно-программируемую интерфейсную БИС с помощью которой возможна организация обмена информацией в параллельном формате практически с любым ПУ.
БИС размещена в пластиковом корпусе с 40 выводами. потребляемая мощность 350мВт, напряжение питания 5В. данная МС м.б. использована для организации синхронного и асинхронного обмена в режиме прерывания программы.
В состав БИС входят три 8-разрядных канала (буферные регистры)% ШКН1, ШКН2, ШКН3 и схемы управления с регистром управляющего слова. Обмен информацией между каналами ввода-вывода и ШД МПС осуществляется через двунаправленную ШД(0-7). и буфер данных. В соответствии с сигналами на входах, а также А0 и А1 определяется адрес (номер) канала ввода-вывода.
Перед началом работы программным способом, путем передачи в БИС спец. команд инициализации назначаются режимы работы каждого из каналов.
Следующие обращения к каналам вв/выв осуществляется командами IN и OUT, в которых обращения к каналам производится как к ячейкам памяти. При обращении по командам вв/выв задействуется ГША (2-15 каналы). Обращение происходит при помощи внешнего адресного дешифратора. Содержимое регистра УС задает один из трех возможных режимов работы каналов вв/выв:
Нулевой (основной). Информация поступает на ВВ55 через ШД и записывается в буферном регистре соответствующего канала и сразу же подается на его выходы. При выводе информации с каналов ШКН1-ШКН3 буферные регистры этих каналов записывают принятые данные без стробирования, а при чтении данные подаются на ШД со стробированием. Обычно исп для ввода постоянных или медленно изменяющихся значений. Направление передачи информации определяется для каждого из каналов. Режимы работы ШКН1, ШКН2 задаются независимо друг от друга, а ШКН3 делится на 2 части: R7-4 и R3-0, режимы работы которых определяются работой каналов ШКН1 ишкн2. ШКН3 также можно использовать как отдельный канал. Нулевой режим позволяет организовать синхронный обмен между МП и ПУ.
Первый - стробируемый однонаправленный обеспечивает однонаправленную асинхронную передачу информации между МП и ВУ при этом каналы ШКН1 и ШКН 2 используются как регистры данных, а ШКН3 анализирует готовность к обмену. Для этого в состав ШКН3 входят два триггера разрешения готовности ТГТ1 и ТГТ2 их установка и сброс осуществляется программным способом.
второй - стробируемый двунаправленный каждый из разрядов ШКН3 имеет строго определенное функциональное обозначение.