
- •Микропроцессоры: определение, назначение, основные понятия: мп, мпс, мк и др.
- •Классификация мп
- •Основные параметры мп
- •Системы эвм
- •5 Обобщенная структурная схема мп
- •6 Типичный машинный цикл
- •7 Пути обработки командного и информационного слова
- •8 Архитектура процессоров. Принстонская и гарвардская архитектуры.
- •10 Система команд мп: операции над числами с ф.З. И Пл.З. Условные и безусловные переходы, циклы и др.
- •11 Форматы команд и способы адресации.
- •12 Организация подсистемы прерываний мпс. Классы прерываний. Структурная схема системы. Приоритеты прерываний.
- •13 Контроллер прерываний кр580вн59: схема, режим работы.
- •14 Семейства бис кр580; фирмы Intel
- •15 Микропроцессор кр580вм80а: принципы функционирования, уго, структурная схема.
- •16 Микропроцессор кр580вм80а: уго, схема временные диаграммы командного цикла.
- •17 Микропроцессор бис кр580вм8а уго, схема вд цикла прерываний
- •18 Микропроцессор бис кр580вм8а уго, схема, вд ввода/вывода
- •19 Параллельный интерфейс бис кр580вв55, уго, схема, режимы работы.
- •2 0 Последовательный интерфейс бис кр580вв51.
- •21 Организация режима прямого доступа в память (пдп). Контроллер пдп кр580вт57, уго, схема, режимы работы.
- •22 Организация службы времени. Программируемый таймер кр580ви53. Уго, схема, режимы работы.
- •23 Контроллер видеотерминала кр580вг75: уго структурная схема принцип действия.
- •24 Схема включения контроллера бис кр580вг75 в мпс.
- •25 Особенности архитектуры мп 80486: структурная схема, вд работы. Режимы работы: реальный, защищенный.
- •26 Особенности архитектуры мп Pentium: структурная схема, вд работы.
- •27 Семейство микро-эвм, ключевые мс пк imb pc и совместимые с ними.
- •28 Микроконтроллеры: определение, назначение, структурная схема технологической системы управления.
- •29 Архитектура мк cisk, risk.
- •30 Типы мкс.
- •31 Типовая структура мк
- •32 Функциональная схема мк
- •33 Цпу мк. Архитектура цпу.
- •34 Организация памяти мк.
- •35 Параллельные порты ввода-вывода мк.
- •36 Последовательные порты ввода-вывода мк.
- •37 Функциональная схема ацп мк sasb 80c515
- •38. Блок таймеров и поддержка режима «реального времени».
- •39. Сторожевой таймер.
- •40. Эволюция архитектуры мк: 4-х, 8-и, 16-и, 32-х, 64-х – разрядные мк.
- •41. Интегрированная среда разработки по (ис рпо) для семейства мк avr.
- •42. Программирование мк на языке Ассемблер: процедуры, подпрограммы, директивы.
- •43. Интерфейс встраиваемых мпс: физический и логический. Шины pci, vmEи др.
- •44. Шина usb: характеристики, топология, режимы работы.
- •45. Jtag – интерфейс системные функции на его основе.
- •46. Программируемые логические матрицы и плис.
- •47. Вычислительные системы: определение, назначение, классификация.
- •48. Многопроцессорные вс. Структурная схема.
- •49. Многомашинные вс. Вс с коммутационной матрицей, структурные схемы.
- •50.Проектирование мпс. Средства и методы комплексной отладки мпс.
12 Организация подсистемы прерываний мпс. Классы прерываний. Структурная схема системы. Приоритеты прерываний.
В мультипроцессорных ВС вычисления выполняются по нескольким независимым программам. Для перехода от одной команды к другой и правильного взаимодействия ВС вводиться понятие прерывание программы
Прерывание программы – способность ЦВМ и ВС временно прекращать выполнение программы при возникновении определенных условий и передавать управление прерывающей прграмме.
Существует 5 основных классов прерываний:
программные прерывания - при обнаружении ошибок в программе или при получении особых результатов ( переполнение разрядной сетки, нулевой результат, потеря значимости мантиссы или порядка )
обращение к ОС предусмотрено в случаях выполнения каких либо действий по управлению ЦВМ и ВС
от устройств вода вывода - Направлено на обеспечение процессором запросов на прерывание
От схем контроля Возникает при обнаружении сбоев, неисправностей. При этом происходит переключение на диагностические программы.
Внешние прерывания происходят при обращении к данному процессору, другого процессора многопроцессорной системы.
Запросы на прерывание программы (а1,а2…аn), сигналы блокировки прерывания ( B1,b2…bn) поступают на соответствующие входы узла обработки сигналов прерывания ( УОС пр.) . на его выходе формируются сигналы прерывания по причинам прерывания. Из узла обработки эти сигналы выдаются на схему приоритетов, выделяющую запрос с наивысшим приоритетом, и на узел формирования запросов прерывания, далее в БЦУ.
Сигнал запроса с наивысшим приоритетом. Поступает на шифратор (Ш) в котором формируется код адреса первой команды прерывания. Соответствующей программе прерывания запрашиваемого устройства.
По сигналу устройства прерывания и коду адреса первой команды прерывающей программы происходит прерывание текущей программы, запоминание прерванной команды, и переход к выполнению прерывающей программы.
Передача адреса в ОЗУ происходит через схему выдачи адреса, по сигналу разрешения передачи РП из БЦУ. Сигнал запросов прерывания обслуживается по приоритетному входу а остальные запросы маскируются сигналами блокировки.
Дешифратор сброса формирует сигнал сброса i-го триггера в регистре ЗП. Узел УЗПпр вновь вырабатывает сигнал запроса и определяет следующее по приоритету устройство.
13 Контроллер прерываний кр580вн59: схема, режим работы.
Контроллер прерываний ВН5 представляет собой программируемое законченное устройство, позволяющее реализовать 8-уровневую систему прерываний с возможностью маскирования и изменения режимов обслуживания. Для перехода к подпрограммам обслуживания прерываний контроллер формирует и подает на ШД код команд прерывания. Каскадированием БИС число обслуживаемых уровней прерывания может быть увеличено до 6. Контроллер может использоваться для реализации обмена информацией в режиме прерывания и для программно-управляемого обмена. В первом случае БИС на приоритетных основах формирует запрос на прерывание МП и адрес подпрограммы обслуживания прерываний, Во втором случае МП считывает слово состояния контроллера и определяет устройство с наивысшим приоритетом готовое к обмену.
Бис размещена в пластиковом корпусе с 28 выводами. Напряжение питания 5В.
Контроллер реализует приоритетный и циклический режим обслуживания. Запросы на прерывания поступают на входы ЗП(0-7), причем ЗП0 имеет наивысший приоритет, а ЗП7 - низший.
Запросы от ВУ через входы ЗП(0-7) запоминаются в регистре запросов. Регистр состояния, каждый разряд которого соответствует одному из входов ЗП(0-7) содержит все запросы на прерывания, обслуживаемые в текущий момент.
Регистр маски содержит 1 в разрядах, соответствующим маскируемым в данный момент входам запросов.
Запросы на прерывания по каждому входу могут быть переданы в потенциальной или импульсной форме, однако каждый последующий запрос на прерывание воспринимается контроллером только после подпрограммы обслуживания текущего запроса по данному входу и сброса соответствующего разряда регистра состояний, что осуществляется программным способом - специальной командой. Установка в 1 того или иного разряда регистра маски блокирует передачу запроса на прерывание, если через некоторое время после подачи сигнала маска будет снята, запрос будет обслужен.
Программирование контроллера осуществляется двумя типами команд: командами инициализации и командами управления режимом прерывания. Эти команды задают стартовые адреса инициализации. Команды управления режимом прерывания служат для изменения режимов обслуживания прерываний и могут подаваться в любое время в процессе работы контроллера.