
- •Микропроцессоры: определение, назначение, основные понятия: мп, мпс, мк и др.
- •Классификация мп
- •Основные параметры мп
- •Системы эвм
- •5 Обобщенная структурная схема мп
- •6 Типичный машинный цикл
- •7 Пути обработки командного и информационного слова
- •8 Архитектура процессоров. Принстонская и гарвардская архитектуры.
- •10 Система команд мп: операции над числами с ф.З. И Пл.З. Условные и безусловные переходы, циклы и др.
- •11 Форматы команд и способы адресации.
- •12 Организация подсистемы прерываний мпс. Классы прерываний. Структурная схема системы. Приоритеты прерываний.
- •13 Контроллер прерываний кр580вн59: схема, режим работы.
- •14 Семейства бис кр580; фирмы Intel
- •15 Микропроцессор кр580вм80а: принципы функционирования, уго, структурная схема.
- •16 Микропроцессор кр580вм80а: уго, схема временные диаграммы командного цикла.
- •17 Микропроцессор бис кр580вм8а уго, схема вд цикла прерываний
- •18 Микропроцессор бис кр580вм8а уго, схема, вд ввода/вывода
- •19 Параллельный интерфейс бис кр580вв55, уго, схема, режимы работы.
- •2 0 Последовательный интерфейс бис кр580вв51.
- •21 Организация режима прямого доступа в память (пдп). Контроллер пдп кр580вт57, уго, схема, режимы работы.
- •22 Организация службы времени. Программируемый таймер кр580ви53. Уго, схема, режимы работы.
- •23 Контроллер видеотерминала кр580вг75: уго структурная схема принцип действия.
- •24 Схема включения контроллера бис кр580вг75 в мпс.
- •25 Особенности архитектуры мп 80486: структурная схема, вд работы. Режимы работы: реальный, защищенный.
- •26 Особенности архитектуры мп Pentium: структурная схема, вд работы.
- •27 Семейство микро-эвм, ключевые мс пк imb pc и совместимые с ними.
- •28 Микроконтроллеры: определение, назначение, структурная схема технологической системы управления.
- •29 Архитектура мк cisk, risk.
- •30 Типы мкс.
- •31 Типовая структура мк
- •32 Функциональная схема мк
- •33 Цпу мк. Архитектура цпу.
- •34 Организация памяти мк.
- •35 Параллельные порты ввода-вывода мк.
- •36 Последовательные порты ввода-вывода мк.
- •37 Функциональная схема ацп мк sasb 80c515
- •38. Блок таймеров и поддержка режима «реального времени».
- •39. Сторожевой таймер.
- •40. Эволюция архитектуры мк: 4-х, 8-и, 16-и, 32-х, 64-х – разрядные мк.
- •41. Интегрированная среда разработки по (ис рпо) для семейства мк avr.
- •42. Программирование мк на языке Ассемблер: процедуры, подпрограммы, директивы.
- •43. Интерфейс встраиваемых мпс: физический и логический. Шины pci, vmEи др.
- •44. Шина usb: характеристики, топология, режимы работы.
- •45. Jtag – интерфейс системные функции на его основе.
- •46. Программируемые логические матрицы и плис.
- •47. Вычислительные системы: определение, назначение, классификация.
- •48. Многопроцессорные вс. Структурная схема.
- •49. Многомашинные вс. Вс с коммутационной матрицей, структурные схемы.
- •50.Проектирование мпс. Средства и методы комплексной отладки мпс.
44. Шина usb: характеристики, топология, режимы работы.
USB — универсальная последовательная шина, является промышленным стандартом расширения архитектуры PC, ориентированным на интеграцию с телефонией и устройствами бытовой электроники. Большинство USB-устройств должны быть совместимы со спецификацией 1.1. В спецификации USB 2.0 скорость передачи данных в 40 раз выше, чем в оригинальной USB 1.0, кроме того обеспечивается полная обратная совместимость устройств.
Технические характеристики:
два режима передачи данных:
режим с высокой пропускной способностью (Full-Speed) — 12 Мбит/с
режим с низкой пропускной способностью (Low-Speed) — 1,5 Мбит/с
максимальная длина кабеля для режима с высокой пропускной способностью — 5 м
USB 1.1
Спецификация выпущена в сентябре 1998 года. Исправлены проблемы и ошибки, обнаруженные в версии 1.0. Первая версия, получившая массовое распространение.
USB 2.0
Логотип USB 2.0 High Speed
Спецификация выпущена в апреле 2000 года.
USB 2.0 отличается от USB 1.1 введением режима Hi-speed.
Для устройств USB 2.0 регламентировано три режима работы:
Low-speed, 10—1500 Кбит/c (используется для интерактивных устройств: клавиатуры, мыши, джойстика)
Full-speed, 0,5—12 Мбит/с (аудио-, видеоустройства)
Hi-speed, 25—480 Мбит/с (видеоустройства, устройства хранения информации)
USB обеспечивает одновременный обмен данными между хост - компьютером и множеством периферийных устройств (ПУ). Распределение пропускной способности шины между ПУ планируется хостом и реализуется им с помощью посылки маркеров. Шина позволяет подключать, конфигурировать, использовать и отключать устройства во время работы хоста и самих устройств. Физическое соединение устройств осуществляется по топологии многоярусной звезды. Центром каждой звезды является хаб, каждый кабельный сегмент соединяет две точки - хаб с другим хабом или с функцией. В системе имеется один (и только один) хост-контроллер, расположенный в вершине пирамиды устройств и хабов. Хост-контроллер интегрируется с корневым хабом (Root Hub), обеспечивающим одну или несколько точек подключения - портов. Контроллер USB, входящий в состав чипсетов, обычно имеет встроенный двухпортовый хаб. Логически устройство, подключенное к любому хабу USB и сконфигурированное, может рассматриваться как непосредственно подключенное к хост - контроллеру.
45. Jtag – интерфейс системные функции на его основе.
JTAG — специализированный аппаратный интерфейс, разработанный для тестирования собранных печатных плат (с использованием стандарта IEEE 1149.1). Из-за широкой функциональности JTAG стал повсеместно использоваться для отладки и программирования.
нтерфейс JTAG микроконтроллеров семейства AVR совместим со стандартом IEEE 1149.1 и может использоваться в следующих целях:
Тестирование печатных плат с помощью функции граничного сканирования
Программирование энергонезависимой памяти, конфигурационных бит и бит защиты программы .
Встроенная отладочная система управляется через специальные JTAG-инструкции, которые известны только внутри корпорации ATMEL и выбранным ATMEL сторонним поставщикам отладочных средств.
На данный момент JTAG-интерфейс применяется при периферийном сканировании. Этот термин относится к тестированию печатных плат с установленными на них процессорами, ПЛИС, флэш-микросхемами и т. д., на наличие в электроцепях коротких замыканий, непропаек, западаний на 0 или 1.
Порт тестирования (TAP — Test Access Port) представляет собой четыре или пять выделенных выводов микросхемы: ТСК, TMS, TDI, TDO и (опционально) TRST.
Функциональное назначение этих линий:
TDI (test data input — «вход тестовых данных») — вход последовательных данных периферийного сканирования. Команды и данные вводятся в микросхему с этого вывода по переднему фронту сигнала TCK;
TDO (test data output — «выход тестовых данных») — выход последовательных данных. Команды и данные выводятся из микросхемы с этого вывода по заднему фронту сигнала TCK;
TCK (test clock — «тестовое тактирование») — тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек зависит от используемой аппаратной части и на данный момент ограничена 25…40 МГц
TMS (test mode select — «выбор режима тестирования») — обеспечивает переход схемы в/из режима тестирования и переключение между разными режимами тестирования.
В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, так как инициализация возможна путем подачи определённой последовательности сигналов на вход TMS.
Работа средств обеспечения интерфейса JTAG подчиняется сигналам автомата управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определённое сочетание сигналов TMS и TCK обеспечивает ввод команды для автомата и её исполнение
Если на плате установлено несколько устройств, поддерживающих JTAG, они могут быть объединены в общую цепочку.