ВСТУП
Цифрові пристрої (ЦП) знаходять все більш широке застосування в системах обробки інформації і управління, завдяки їх універсальності, точності представлення інформації і управління, можливості виконувати складну обробку й достовірності зберігання .
Порівняно прості ЦП можуть бути побудовані за принципом схемної (жорсткій) логіки у вигляді комбінаційного або послідовністного пристрою. Проте при побудові ЦП середньої і великої складності застосування цих методів не виправдано через надмірно громіздкі і трудомісткі процедури синтезу.
Складні ЦП, виконуючі функції управління і обробки інформації, синтезують у вигляді мікропрограмного автомата, необхідне функціонування якого забезпечується укладеною в пам'ять пристрою програмою. Залежно від введеної програми такий пристрій може виконувати різні функції.
Існують два принципово різних підходу до побудови мікропрограмного автомата (управляючого пристрою): використовування схемної (жорсткій) логіки або використовування принципу програмованої логіки.
В першому випадку в процесі проектування підбирається деякий набір цифрових мікросхем і визначається схема з'єднань і висновків, що забезпечує виконання заданих функцій.
Пристрої, побудовані за цим принципом, здатні забезпечити найбільшу швидкодію при заданому типі технології ІМС. Недолік цього методу полягає в трудності використовування сучасних досягнень мікроелектроніки — ІМС великого і надвеликого ступеня інтеграції (БІС і СБІС).
Це пов'язано з тим, що при використовуванні схемного принципу кожний процесор, що розробляється, буде відрізнений по своїй побудові і зажадає індивідуальну побудову БІС. Що тоді випускаються промисловістю БІС будуть вузьконаправленими, число випускаються БІС буде великим, а потреба в кожному типі БІС буде низкою. Випуск багато яких типів БІС виявиться економічно невигідним.
Ці обставини примушують звернутися до іншого принципу проектування ЦП, заснованого на використовуванні принципу програмованої логіки. В цьому випадку необхідне функціонування забезпечується занесенням в пам'ять пристрою певної програми. Залежно від введеної програми такий універсальний управляючий пристрій здатний забезпечити необхідне управління операційним пристроєм (ОП) при рішенні самих різних задач. В цьому випадку число БІС, необхідних для побудови УП невелике, а потреба в БІС кожного типу висока. Це забезпечує доцільність їх випуску промисловістю.
Якщо в пристрої, побудованому за принципом жорсткої логіки, всяка зміна або розширення виконуваних функцій спричиняє за собою демонтаж пристрою і монтаж пристрою по новій схемі, то в мікропроцесорних пристроях (МПП) зміна досягається заміною зберігається в пам'яті пристрою управління програми новій, відповідній новим умовам. Така універсальність МПП разом з іншими достоїнствами, пов'язаними з використовуванням БІС, зумовили широке упровадження МПП в різні сфери виробництва, наукові дослідження і побутову техніку.
1 Синтез пристрою управління для синхронного цифрового автомата
1.1 Структурна схема пристрою управління цифрового автомата
При проектуванні пристрою управління може бути використаний принцип схемою (жорсткій) або програмованої логіки.
Т.к. проектований пристрій призначений для вирішення вузької спеціалізованої задачі і об'їм виконуваних команд малий доцільно застосувати принцип схемної логіки.
Рисунок 1 – Структурна схема пристрою управління
Структурна схема, зображена на малюнку 1 пояснює принцип побудови цифрового автомата за принципом жорсткої логіки.
Стан цифрового автомата зберігається в перебігу такту. Тому управляючий пристрій повинен мати в своєму складі елементи запам'ятовують пристроїв, представлених у вигляді паралельного регістра стану (рисунок 1). Код мікрокоманди характеризуючий стан цифрового автомата в перебігу одного такту зберігається в пристрої, що запам'ятовує. Як пристрою, що запам'ятовує, використовується паралельний регістр. Код першої команди записується в регістр автоматично під час запуску автомата, а перехід до наступних команд здійснюється за допомогою сигналів зворотного зв'язку. Сигнали зворотного зв'язку формуються за допомогою дешифратора команд (дешифратор стану ТАК — рисунок 1).
1.2 Розробка дешифратора станів
Запишемо коди стану пристрою управління і переведемо їх в двійковий код.
NMK1=910= 10012
NMK2=1110=10112
NMK3=1310=11012
NMK4=1510=11112
MK1=108;
MK2=109;
MK3=119;
MK4=219.
Вхідними сигналами для дешифраторів є прямий або інверсний вихід тригерів регістра (залежно від того, на якому з них в даному стані повинен з'явитися сигнал логічної «1»). Слід зазначити, що в кодах змінюються 4 розряди, відповідності зі своїми 4-ма розрядами кодів станів дешифратори реалізують следуючі логічні функції:
DC1
=
DC2 =
DC3 =
DC4 =
Таблиця 1 — Таблиця переходів
№ стану |
Код стану |
Прехід |
Адреса подачі сигналів зворотнього зв’язку |
|
DEC |
BIN |
|||
0 |
0 |
0000 |
0 9 |
Вх: S0 S3 |
1 |
9 |
1001 |
911 |
DC1: J1 |
2 |
11 |
1011 |
1113 |
DC2: J2, K1 |
3 |
13 |
1101 |
1315 |
DC3: K2 |
4 |
15 |
1111 |
15 0 |
DC4: R1 |
По даній таблиці складаємо схему подачі сигналів зворотного зв'язку.
1.3 Розробка шифратора
Управляючі сигнали формуються комбінаційним пристроєм (перетворювач n - разрядного коду МК в m - разрядный код).
Складаємо таблицю роботи шифратора. В якості вхідних сигналів використовуються виходи розрядів регістра станів Q0 – Q4, вихідними є сигнали на вихідних шинах (Y1 – У7).
Таким чином, отримано табличне значення логічних функцій У0 - У7. Для їх реалізації представимо функції у алгебраїчній формі і по можливості мінімізуємо їх за допомогою карт Карно.
Таблиця 2 - таблиця роботи шифратора
Код стану регистру |
Q3 |
Q2 |
Q1 |
Q0 |
Код управл. сигналом |
Y7 |
Y6 |
Y5 |
Y4 |
Y3 |
Y2 |
Y1 |
Y0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
9 |
1 |
|
0 |
1 |
108 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
11 |
1 |
|
1 |
1 |
109 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
13 |
1 |
|
0 |
1 |
119 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
15 |
1 |
|
1 |
1 |
219 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
Прості функції:
Y =
Y =
Y =
Y =
Мінімізуємо складні функції.
-
00
01
11
10
00
0
~
~
~
01
~
~
~
~
11
~
0
0
~
10
~
1
1
~
Y5
=
-
00
01
11
10
00
0
~
~
~
01
~
~
~
~
11
~
0
1
~
10
~
1
1
~
Y3
=
-
00
01
11
10
00
0
~
~
~
01
~
~
~
~
11
~
1
0
~
10
~
1
1
~
Y2 =
-
00
01
11
10
00
0
~
~
~
01
~
~
~
~
11
~
1
1
~
10
~
0
0
~
Y1
=
-
00
01
11
10
00
0
~
~
~
01
~
~
~
~
11
~
1
1
~
10
~
0
1
~
Y5
=
По отриманих виразах будується схема шифратора на елементах І-НЕ, відповідно до завдання.