
- •Пояснительная записка к курсовому проекту
- •1.Теоретическая часть.
- •1.1 Введение.
- •1.2 Краткая история интерфейса pci.
- •1.3 Разрядность шины pci.
- •1.4 Преимущества шины pci.
- •1.5 Функционирование шины pci.
- •1.5.1 Арбитраж шины.
- •1.5.2 Сигналы шины pci
- •1.6 Модификации шины pci.
- •2. Практическая часть.
- •2.1.Задание.
- •2.2. Формат входных, выходных и внутренних переменных, с которыми оперирует алу.
- •2.3. Гса сложения/вычитания
- •2.4. Гса конъюнкции
- •2.5. Объединенная гса.
- •2.6. Структурная схема операционного автомата алу.
- •2.7. Список микроопераций и логических условий, реализуемых в операционном автомате.
- •2.8. Микропрограмма выполняемых в алу операций в терминах микроопераций и логических условий.
- •2.9. Разработка управляющего автомата.
- •2.9.1. Определение формата микрокоманды.
- •2.9.2. Кодирование микроопераций и логических условий.
- •2.3.4. Содержимое пзу микропрограмм.
- •Заключение
- •Список литературы
2.3. Гса сложения/вычитания
Начало
I=0
d=c15
A0
F’
1
1
Конец
Рис.2.1. Граф - схема алгоритма сложения/вычитания в дополнительных кодах
2.4. Гса конъюнкции
Начало
Конец
Рис.2.2. Граф-схема алгоритма конъюнкции.
2.5. Объединенная гса.
Начало
F
F’
A0
d15=c15
1
I=16
1
Конец
Рис.2.3. Объединенная граф - схема алгоритма сложения/вычитания и конъюнкции.
2.6. Структурная схема операционного автомата алу.
Анализ алгоритмов алгебраического сложения/вычитания и конъюнкции позволяет разработать структуру операционного автомата. Учитывая действия, которые следует выполнить для реализации алгоритма, включим в состав операционного автомата следующие элементы:
два шестнадцатиразрядных регистра РгА и РгВ для хранения входных операндов и промежуточных результатов;
шестнадцатиразрядный регистр РгС для размещения результата арифметической операции сложения или вычитания;
шестнадцатиразрядный регистр РгС’ для размещения промежуточного результата арифметической операции сложения или вычитания;
4 шестнадцатиразрядных параллельных сумматора Сум/Выч;
3 схемы НЕ для осуществления инвертирования;
четырехразрядный счетчик Сч i;
триггер переполнения Тг OV для хранения признака переполнения разрядной сетки;
триггер присвоения нулевого результата Тг Z для хранения признака нулевого результата;
триггер присвоения нулевого или единичного результата Тг С для хранения признака нулевого или единичного результата;
9 схем сравнения «на равно»
Рис. 2.4. Структурная схема операционного автомата АЛУ
2.7. Список микроопераций и логических условий, реализуемых в операционном автомате.
Таблица 1.
Список микроопераций и логических условий
Микрооперация |
Действие |
Логическое условие |
Действие |
y1 |
Сч I:=0 |
x1 |
F=1 |
y2 |
|
x2 |
F`=1 |
y3 |
|
x3 |
A15=B15 |
y4 |
Сч I:=I+1 |
x4 |
A0=1 |
y5 |
A:=П1(A) |
x5 |
A0=B0 |
y6 |
B:=П1(B) |
x6 |
B0=C0 |
y7 |
|
x7 |
I=16 |
y8 |
|
x8 |
d=c15 |
y9 |
C:=A+B |
x9 |
c0 |
y10 |
C:=0 |
|
|
y11 |
Z:=1 |
|
|
y12 |
C:=1 |
|
|
y13 |
Z:=0 |
|
|
y14 |
OV:=0 |
|
|
y15 |
C`:=C`-1 |
|
|
y16 |
|
|
|
y17 |
OV:=1 |
|
|
y18 |
d:=c0 |
|
|
y19 |
C’:=П1(С’) |
|
|
Определим, какая последовательность микроопераций должна быть реализована в разработанной структуре, чтобы выполнились операции сложения/вычитания и конъюнкции, предусмотренные алгоритмом. Сохраним топологию графа алгоритма и заменим содержимое его операторных вершин на соответствующие микрооперации, а содержимое условных вершин – на соответствующие логические условия