
- •Пояснительная записка к курсовому проекту
- •1. Теоретическая часть
- •История
- •Функционирование
- •Политика записи при кэшировании
- •Кэширование интернет-страниц
- •Кэширование результатов работы
- •Кэш центрального процессора
- •Уровни кэша
- •Организация кэш
- •Кэширование внешних накопителей
- •Кэширование, выполняемое операционной системой
- •Алгоритм работы кэша с отложенной записью
- •Алгоритм вытеснения
- •2. Практическая часть
- •Задание на проектирование алу
- •Проектирование операционного автомата алу
- •Определение форматов данных
- •2.2.2 Объединенная гса деления и дизъюнкции
- •2.2.3. Разработка структуры операционного автомата
- •2.2.4. Список микроопераций и логических условий, реализуемых в оа
- •2.2.5 Микропрограмма выполняемых в алу операций
- •Проектирование управляющего автомата алу
- •2.3.1 Определение формата микрокоманд
- •Кодирование микроопераций и логических условий
- •Структурная схема управляющего автомата
- •2.3.4 Содержимое пзу микропрограмм
2.2.3. Разработка структуры операционного автомата
Анализ алгоритмов деления и дизъюнкции позволяет разработать структуру операционного автомата. Учитывая действия, которые требуется выполнить для реализации алгоритма, включим в состав операционного автомата следующие элементы:
Два шестнадцатиразрядных регистра Рг
и Рг для хранения входных операндов и промежуточных результатов с возможностью сдвига своего содержимого влево;
Шестнадцатиразрядный регистр Рг
с возможностью сдвига своего содержимого влево. При выполнении деления служит для размещения результата арифметической операции сложения или вычитания (при формировании остатка): в конце операции деления в нем будет размещен результат – частное. При выполнении дизъюнкции в регистре Рг формируется результат.
Шестнадцатиразрядный регистр Рг с возможностью сдвига своего содержимого влево для размещения частного в процессе его формирования.
Шестнадцатиразрядный двоичный параллельный сумматор/вычитатель Сум/Выч;
Четырехразрядный вычитающий счетчик Сч
по модулю 16;
Триггер переполнения Тг OV для хранения признака переполнения разрядной сетки;
Триггер P для хранения признака четности числа единиц в результате.
Триггер Тг для временного хранения знака частного;
Схема сравнения на «равно» и единицы для определения вида совершаемой операции;
Схема сравнения на «равно» знаковых разрядов исходных операндов;
Схема сравнения на «равно» старшего разряда
двоичного вектора A с нулем для логической операции дизъюнкции;
Схема сравнения на «равно» старшего разряда
двоичного вектора В с нулем для логической операции дизъюнкции;
Схема сравнения на «равно» флага с нулем.
А
2.2.4. Список микроопераций и логических условий, реализуемых в оа
Таблица 2.1. Список микроопераций и логических условий
Микрооперация |
Действие |
Логическое условие |
Действие |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Определим, какая последовательность микроопераций должна быть реализована в разработанной структуре, чтобы выполнились операции деления и дизъюнкции, предусмотренные алгоритмом. Сохраним топологию графа алгоритма и заменим содержимое его операторных вершин на соответствующие микрооперации, а содержимое условных вершин – на соответствующие логические условия.
Полученный таким образом граф принято называть микропрограммой и рассматривать в качестве исходных данных при проектировании управляющего (микропрограммного) автомата. Микропрограмма операции деления и дизъюнкции в терминах микроопераций и логических условий изображена на рисунке 2.4.