5.3 Расчёт времени задержки устройства
Время задержки устройства определяется, как сумма времён задержки элементов, включённых последовательно в максимально длинную цепочку. В схеме, приведённой в приложении В, такой цепочкой являются: DD2(К1113ПВ1), DD6 (К155ЛН2), DD7 (К1533КП17), DD14(К155ИР1), DD24, DD26, DD27.1-2, DD27.3, DD28(K155ЛП5), DD18.2(K155ТМ2), DD33(K1533КП17).
Средняя задержка распространения сигнала:
Для корректной работы всего устройства необходимо, чтобы импульсы, поступающие от генератора тактовых импульсов имели длительность больше, чем средняя задержка распространения сигнала по схеме. Частота определяется:
Заключение
В ходе реализации данного курсового проекта были рассмотрены и реализованы конкретные задачи построения многоканального адресного устройства контроля измеряемого параметра на основе заданного семейства интегральных микросхем. Были изучены основные понятия и алгоритмы работы отдельных составляющих большого устройства. Мной получены необходимые знания в области цифровой электроники.
В курсовом проекте решены все поставленные задачи: составлен алгоритм работы устройства, построена функциональная схема, на ее основе построена принципиальная схема устройства с использованием конкретного типа интегральных микросхем, построена диаграмма работы устройства, приведены основные схемотехнические решения.
СПИСОК ЛИТЕРАТУРЫ
1. Владимирова Т.Л., Жердева Г.Ф., Зуйков И.Е. Методическое пособие по курсовому проектированию «Электроника(цифровая электротехника)», Мн.2010г.
2. Богданович М.И. Цифровые интегральные микросхемы. Справочник – Мн: Беларусь, 1991г.
3. Москатов Е. А. Справочник по полупроводниковым приборам – Таганрог, 2009г.
4. Алкмов И.И. Резисторы, конденсаторы, транзисторы, дроссели, коммутационное устройство – РЭА. Мн: Беларусь, 1994г