9.4. Комбинационные логические цепи

9.4.1. Основные разновидности комбинационных логических цепей

Комбинационные логические цепи (КЛЦ) – это такие цепи, выходные сигналы которых зависят от входных сигналов, действующих в данный момент времени, и не зависят от предыдущего состояния этих цепей. Иначе говоря, КЛЦ – это цепи, в которых отсутствуют ячейки памяти. Основные разновидности КЛЦ можно классифицировать в следующие группы (рис. 9.3а): 1) преобразователи кодов (ПК); 2) логические коммутаторы (ЛК); 3) арифметико-логические устройства (АЛУ). Группу ПК образуют элементы, называемые шифраторами (Ш) и дешифраторами (ДШ), группу ЛК – мультиплексоры (МХ) и демультиплексоры (ДМХ). Основу построения АЛУ составляют полусумматоры (ПСМ) и сумматоры (СМ).

Шифраторами называются КЛЦ, преобразующие М-разрядный код в N-разрядный, причем М > N. Типичным примером является шифратор клавиатуры для ввода в цифровое устройство шестнадцатеричного кода (рис. 9.3б). При ненажатых клавишах на всех входах Ш обеспечивается подача сигнала логического 0. Нажатая клавиша подает на соответствующий вход Ш логическую 1. Шифратор вырабатывает также уведомительный сигнал Х при нажатии любой клавиши. Уравнения, описывающие данную структуру Ш, имеют вид

Y1 = 1 + 3 + 5 + 7 + 9 + B + D + F;

Y2 = 2 + 3 + 6 + 7 + A + B + E + F;

Y4 = 4 + 5 + 6 + 7 + C + D + E + F;

Y8 = 8 + 9 + A + B + C + D + E + F;

.

Д

Рис. 9.3

ешифраторами называются КЛЦ, преобразующие М-разрядный код в N-разрядный, причем М < N. На каждой выходной шине ДШ вырабатывается информационный сигнал только при определенной комбинации входных сигналов. В качестве примера на рис. 9.3в показано условное графическое обозначение ДШ типа 1533ИД3, реализующего функции

;

;

;

. . .

;

.

При V1 = V2 = 0 ДШ реализует инверсии всех конъюнкций входных переменных, а при остальных наборах V1 и V2 на выходах ДШ будут уровни логической 1.

М

Рис. 9.3

ультиплексорпредставляет собой КЛЦ, обеспечивающую передачу цифровых сигналов с N направлений на одно. На рис. 9.4а показаны функциональное обозначение МХ типа 1533КП7 и фрагмент структуры МХ для случая 2-х разрядов. В зависимости от значения сигнала на адресном входе А, выходной сигнал будет равен либо D0, либо D1.

Уравнение преобразования МХ в этом случае имеет вид

Y = (AD₀ + D₁).

Рис. 9.4

Вход V используется для стробирования МХ. При подаче логической 1 на этот вход, на выходе МХ устанавливается сигнал логического 0 вне зависимости от наличия каких-либо сигналов на адресных и информационных входах.

Демультиплексор представляет собой КЛЦ, обеспечивающую передачу цифровых сигналов с одного направления на N. На рис. 9.4в показаны функциональное обозначение ДМХ и фрагмент (рис. 9.4г) его внутренней структуры. Логика работы ДМХ такова, что в зависимости от значения сигнала на адресном входе А, входной сигнал D появляется на одном из выходов Y0 или Y1. На основе ДМХ легко реализовать ДШ. Для этого адресные входы надо использовать как информационные (входные), а вход D использовать как вход, поддерживающий выходы в активном состоянии. Подав на D постоянный сигнал и не выводя его наружу, получаем ДШ.

Полусумматор позволяет складывать одноразрядные числа с формированием сигнала переноса в старший разряд. Основу ПСМ составляет схема ИСКЛЮЧАЮЩЕЕ ИЛИ (рис. 9.5а). Сигнал переноса С формируется путем логического умножения значений входных сигналов.

Сумматор используется для реализации операции сложения двух многоразрядных двоичных чисел. СМ можно рассматривать как логическое устройство, имеющее три входа (две цифры слагаемых и цифра переноса из соседнего младшего разряда) и два выхода (значение суммы и перенос в старший разряд).

Рис. 9.5

Структура СМ содержит два полусумматора и схему ИЛИ (рис. 9.5б). Уравнения для суммы и переноса имеют вид

,

.