- •Под редакцией профессора Пятибратова а.П. Москва, 2008
- •Содержание
- •Раздел 1. Вычислительные машины и системы.
- •Тема 1. Введение..........................................................................................................................4
- •Тема 2. Принципы построения компьютеров......................................................................12
- •Тема 3. Функциональная и структурная организация эвм............................................38
- •Тема 4. Основные устройства компьютера..........................................................................40
- •Тема 5.Периферийные устройства компьютерных систем…………………………….. 69
- •Тема 6. Программное обеспечение компьютера .................................................................82
- •Тема 7. Компьютерные системы ..........................................................................................103
- •Раздел 2. Компьютерные сети.......................................................117
- •Тема 8. Принципы построения и развития компьютерных сетей.................................117
- •Тема 9. Основные службы и сервисы, обеспечиваемые компьютерными сетями….222
- •Тема10.Перспективы развития вычислительной техники.............................................247
- •Введение.
- •Краткая история и тенденции развития вычислительной техники
- •Автоматизация подготовки и решения задач на эвм
- •Тема 1. Принципы построения компьютеров.
- •1.1. Основные характеристики и классификация компьютеров
- •1.2. Принципы построения современных эвм.
- •1.3. Структурные схемы и взаимодействие устройств компьютера
- •1.4. Кодирование информации
- •1.5. Перспективы развития компьютеров. Элементная база современной вычислительной техники.
- •1.5.1. Альтернативные пути развития элементной базы.
- •Тема 2. Функциональная и структурная организация эвм.
- •2.1. Организация функционирования эвм с магистральной архитектурой
- •2.2. Организация работы эвм при выполнении задания пользователя
- •Тема 3. Основные устройства компьютера.
- •Центральное устройство эвм.
- •3.1.1. Состав, устройство и принцип действия основной памяти
- •6.Рис. 11. Структурная схема озу
- •7.Рис. 12. Регистровая структура магазинного типа
- •3.1.2. Центральный процессор эвм
- •Творческая деятельность компьютерных фирм в 1997 г.
- •3.1.3. Системы визуального отображения информации (видеосистемы)
- •3.2. Внешние запоминающие устройства (взу)
- •3.2.1. Внешние запоминающие устройства (зу) на гибких магнитных дисках
- •11.Рис. 15. Внешний вид дискеты диаметром 3”
- •14.Рис. 16. Функциональная структура диска
- •15.Таблица 6.
- •17.Стандартные форматы нгмд ms dos
- •3.2.2. Накопитель на жестком магнитном диске
- •3.2.3. Стриммер
- •3.2.4. Оптические запоминающие устройства
- •18.Рис. 17. Классификация оптических накопителей информации
- •3.3. Инструментальные средства контроля и диагностики эвм.
- •4. Периферийные устройства эвм
- •4.1. Клавиатура
- •4.2. Принтеры
- •Характеристики монохромных лазерных принтеров фирмы Xerox (персональных: Phaser 3110 – 3400, сетевых: DocuPrint n2125, n2825, n4525 и Phaser 4400, 5400).
- •19.Таблица 5.
- •21.Характеристики цветных лазерных принтеров фирмы Xerox:
- •4.3. Мультимедийные устройства ввода-вывода
- •4.4. Система прерываний эвм
- •Тема 5. Программное обеспечение компьютера
- •5.1. Структура программного обеспечения компьютера
- •5.2. Операционные системы
- •5.3. Системы автоматизации программирования
- •Языки программирования
- •5.4. Пакеты программ
- •5.5. Режимы работы эвм
- •Тема 6. Компьютерные системы.
- •6.1. Классификация компьютерных систем
- •6.2. Архитектура компьютерных систем
- •6.3. Типовые структуры компьютерных систем
- •6.4. Кластеры
- •Раздел 2. Компьютерные сети.
- •Тема 7. Принципы построения и развития компьютерных сетей.
- •7.1. Основные сведения о компьютерных сетях (кс)
- •7.2. Характеристика и особенности лкс
- •7.3. Протоколы и технологии локальных сетей
- •21.3.Таблица 8.
- •7.4. Сетевое коммуникационное оборудование локальных сетей
- •7.5. Программное обеспечение и функционирование лкс
- •7.6. Принципы построения, функции и типы гкс
- •7.7. Сеть Internet. Семейство протоколов tcp/ip
- •7.8. Адресация в ip-сетях
- •25.Класс а
- •7.9. Эталонная модель взаимодействия открытых систем
- •25.1.1.1.1.2Рис. 28. Семиуровневая модель протоколов взаимодействия открытых систем
- •7.10. Управление доступом к передающей среде
- •25.1.1.1.1.3Рис. 29. Классификация ппд нижнего уровня
- •25.1.1.1.1.4Рис. 30. Протокол типа «маркерная шина»
- •7.11. Информационная безопасность в компьютерных сетях
- •27.В случае преднамеренного проникновения в сеть различают следующие виды воздействия на информацию [7; 8]:
- •7.12. Типы сетевой связи и тенденции их развития
- •7.13. Линии связи и их характеристики
- •7.14. Передача дискретных данных на физическом уровне
- •29.5.Манчестер-
- •30.Биполярный
- •7.15. Передача дискретных данных на канальном уровне
- •31.Способ связи без установления логического соединения характеризуется следующим:
- •7.16. Обеспечение достоверности передачи информации
- •7.17. Маршрутизация пакетов в сетях
- •7.18. Способы коммутации в ткс
- •7.20. Сети и технологии isdn и sdh
- •7.21. Сети и технологии атм
- •31.1.1.1.1Рис. 34. Сеть на базе атм
- •7.22. Спутниковые сети связи
- •Тема 8. Основные службы и сервисы, обеспечиваемые компьютерными сетями.
- •8.1. Прикладные сервисы сети Internet.
- •8.2. Клиентское программное обеспечение сети Internet
- •8.3. Функции, характеристики и типовая структура корпоративных компьютерных сетей (ккс)
- •31.1.1.1.1.1Рис. 39. Типовая структура ккс
- •8.4. Программное обеспечение ккс
- •8.5. Сетевое оборудование ккс
- •Тема 9. Перспективы развития вычислительной техники.
- •9.1. Развитие компьютерных сетей и телекоммуникаций.
- •9.1.1. Пути развития компьютерных сетей
- •9.1.2. Перспективы развития телекоммуникаций в России
- •Список рекомендованной литературы
Творческая деятельность компьютерных фирм в 1997 г.
Наименование фирмы |
Количество полученных патентов |
IBM |
1724 |
NEC |
1095 |
Motorola |
1058 |
Fujitsu |
903 |
Hitachi |
902 |
Mitsubishi |
893 |
Toshiba |
862 |
Sony |
860 |
Например, фирмой IBM были получены патенты по такой тематике: применение в микросхемах медных проводников вместо алюминиевых (50 патентов), что позволяет увеличить степень интеграции микросхем, повысить их тактовую частоту, снизить энергопотребление, рассеиваемую мощность и стоимость изготовления; группа патентов, позволяющая в накопителе на жестких магнитных дисках достигнуть плотности записи 10 Мбит на 1 кв. дюйм – что позволило фирме создать НЖМД емкостью 1 Гбайт размером с пуговицу средней величины; группа патентов, обеспечивающая запись и чтение нескольких сторон CD за счет перефокусировки лазерного луча (без переворачивания компакт-диска); патент на клавиши, чувствительные к силе нажатия, и др. В результате выполнения таких работ с 1998 года IBM выпускает микропроцессоры PPC 750 с медной разводкой.
Постоянный научный поиск ведется в области технологии изготовления больших интегральных схем. Основными направлениями совершенствования являются увеличение плотности монтажа (т.е. сокращение физических размеров компонентов ИС), повышение быстродействия и надежности.
Микропроцессоры фирмы Intel Pentium Pro начали выпускать по технологии 0.5 мкм (данный параметр характеризует минимально различимый размер компонентов ИС), Pentium II выпускался уже по технологии 0.35 мкм. Микропроцессоры Xeon (для серверов) и Celeron (для недорогих компьютеров) выпускаются по 0.25 мкм – технологии. «Pentium III» (тактовая частота в конце 1999 года достигала 750 МГц) и МП «Alpha» фирмы Compaq (с тактовой частотой 1 ГГц) выпускались по 0.18 мкм – технологии.
Считается, что переход на 0.13 мкм – технологию позволит повысить тактовую частоту МП до 1.3-1.5 ГГц. В то же время, фирма Texas Inatruments с 1998 г. осваивает 0.07 мкм-технологию.
Микропроцессоры фирмы Intel, начиная с Pentium II, имеют ядро, выполненное в виде RISC-процессора, и аппаратный транслятор команд х86 в RISC-команды.
В персональных ЭВМ нашли применение не только микропроцессоры фирмы Intel. Крупнейшими производителями аналогов микропроцессорам Intel (клонов) являются фирмы Cyrix и AMD, кроме того, микропроцессоры для персональных ЭВМ выпускают IBM, Motorola, Compaq, Sun Microsystems Inc. и др. Микропроцессоры для персональных компьютеров – однокристальные, тогда как для серверов, суперсерверов и суперЭВМ выпускаются микропроцессоры, размещенные на нескольких кристаллах (например, микропроцессоры POWER, Sparkc, Alpha).
Обобщенная структурная схема 32-разрядного микропроцессора x86 (серии Pentium) приведена на рис. 13.
Условно микропроцессор можно разделить на три части: исполнительный блок (Execution Unit, EU), устройство сопряжения с системной магистралью (Bus Interface Unit, BIU) и блок управления микропроцессором.
В исполнительном блоке находятся арифметический блок (DATE CACHE, АЛУ, регистр флагов); регистры общего назначения (РОН) EAX, EBX, ECX, EDX; общие регистры ESI, EDI, ESP, EBP.
В регистре флагов каждый разряд имеет строго определенное назначение. Обычно разряды регистра флагов устанавливаются аппаратно при выполнении очередной операции в зависимости от получаемого в АЛУ результата. При этом фиксируются такие свойства получаемого результата, как нулевой результат, отрицательное число, переполнение разрядной сетки АЛУ и т.д.
Регистры общего назначения EAX, EBX, ECX, EDX имеют длину по 32 бита. Каждый из них делится на два 16-битных регистра, младший из которых имеет свое имя (что обеспечивает совместимость с 16-разрядными версиями микропроцессоров). Так, в регистре EAX содержится 16-битный регистр AX, в регистре EBX содержится регистр BX, в ECX – регистр CX, в EDX – регистр DX. Каждый из 16-битных регистров в свою очередь состоит из двух 8-битных регистров, имеющих свои имена. Так, АХ (аккумулятор) делится на AH и AL, регистр базы (Base Register) BX делится на BH и BL. Счетчик (Count Register) CX включает регистры CH и CL. Регистр данных (Data Register) DX содержит регистры DH и DL. Каждый из коротких регистров может использоваться самостоятельно или в составе регистровой пары. Условные названия (аккумулятор, регистр базы, счетчик, регистр данных) не ограничивают применения этих регистров – эти названия говорят о наиболее частом использовании их, или об особенности использования того или иного регистра в той или иной команде. Буква «Н» в имени 8-битного регистра означает верхний (или старший) регистр, буква «L» – младший (т.е. младший байт 16-битного регистра или младший однобайтный регистр двухбайтного регистра).
Рис. 13. Обобщенная структурная схема 32-разрядного микропроцессора x86
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
CS |
Сегмент команд |
Сегментные регистры |
|
|
|
|
|
|
|||||||||||||||||||||||||
|
DS |
Сегмент данных |
|
|
|
|
|
Интерфейс памяти |
||||||||||||||||||||||||||
|
ES |
Доп.сегм.данных |
|
|
|
|
|
|||||||||||||||||||||||||||
|
SS |
Сегмент стека |
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
FS |
Дополн. сегмент |
Управл. сигналы |
|
|
|
|
|||||||||||||||||||||||||||
|
GS |
Дополн. Сегмент |
|
|
|
… |
|
|
|
|
|
|||||||||||||||||||||||
|
GDTR |
Регистр глобальн. табл. дескриптор. |
Системные регистры |
Блок выработки управляющих сигналов микропроцессора |
|
|
|
|
Блок сопряжения с системной магистралью ЭВМ (BUS Interface Unit) |
|||||||||||||||||||||||||
|
LDTR |
Регистр локальн. табл. дескриптор. |
|
|
|
|
||||||||||||||||||||||||||||
|
IDTR |
Регистр таблицы дескрипт. прерыв |
|
|
|
|
||||||||||||||||||||||||||||
|
TR |
Регистр задачи |
|
|
|
|
||||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||||||
Внутренняя магистраль микропроцессора |
|
|
|
|||||||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
EAX |
|
AX |
Аккумулятор |
Регистры промежуточного хранения операндов (DATE CACHE) |
|
|
|
||||||||||||||||||||||||||
|
EBX |
|
BX |
База |
|
|
|
|||||||||||||||||||||||||||
|
ECX |
|
CX |
Счетчик |
|
|
|
|||||||||||||||||||||||||||
|
EDX |
|
DX |
Данные |
|
|
|
|
|
|
|
|
||||||||||||||||||||||
|
EBP |
|
BP |
Указатель базы |
|
АЛУ |
|
|
|
|
||||||||||||||||||||||||
|
ESI |
|
SI |
Индекс источника |
|
|
|
|
|
|
||||||||||||||||||||||||
|
EDI |
|
DI |
Индекс приемника |
|
|
|
|
|
|||||||||||||||||||||||||
|
ESP |
|
SP |
Указатель стека |
|
|
|
Системная Магистраль ЭВМ |
||||||||||||||||||||||||||
|
|
Регистры общего назначения |
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||||||
|
|
|||||||||||||||||||||||||||||||||
|
|
8. |
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||||||
|
|
EFLAGS |
Регистр флагов |
|
|
|
|
|
|
|||||||||||||||||||||||||
|
Общие регистры – ESP, EBP, ESI, EDI также 32-х битные, младшая половина которых доступна как регистры SP, BP, SI, DI.
Регистр ESP указывает на адрес вершины стека (адрес, куда будет заноситься следующая информация командой PUSH).
Регистр ЕВР содержит адрес базы, который может использоваться при работе со стеком.
Регистр ESI – адрес источника – обычно содержит адрес начала блока информации для операций типа «переместить блок», а регистр EDI – адрес приемника (назначения) в этой операции. Блок управления микропроцессором содержит сегментные регистры, системные регистры и блок выработки управляющих сигналов микропроцессора.
Сегментные регистры CS, DS, ES, FS, GS, SS имеют длину по 16 бит и используются для формирования физических адресов команд и данных в основной памяти.
CS – сегмент кода исполняемой в данный момент программы.
DS – сегмент данных исполняемой программы: константы, строковые ссылки и т.д.
SS – сегмент стека исполняемой программы.
ES, FS, GS – дополнительные сегменты, которые в некоторых программах могут не использоваться.
Системные регистры GDTR и LDTR являются регистрами глобальной и локальной дескрипторных таблиц и используются для определения текущего адреса ОП. GDTR имеет длину 48 бит, LDTR – 16 бит (точнее, 16 бит – это только «видимая» часть этого регистра).
Регистр IDTR (таблицы дескрипторов прерываний – DTR) имеет длину 48 бит, 32 из которых являются базовым адресом таблицы дескрипторов прерываний (IDT), а 16 – смещением этого адреса (пределом).
Структурная схема блока выработки управляющих сигналов микропроцессора приведена на рис. 14.
Рис. 14. Блок выработки управляющих сигналов микропроцессора
Группа регистров |
|
Конвейер команд |
|
|
АЛУ и счетчик команд |
|
|
|||||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|||||||||||||||||||||||||||||
|
|
Управляющие сигналы |
|
|
|
|
|
|||||||||||||||||||||||||||||
Тестовые регистры |
|
|
|
|
… |
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
|
|
|
|
||||||||||||||||||||||||||||||||
|
Блок выработки управляющих сигналов |
|
|
|
|
|
|
|||||||||||||||||||||||||||||
Отладочные регистры |
|
U регистр команд |
… |
V регистр команд |
|
|
|
|
|
|
|
|
||||||||||||||||||||||||
|
FIFO- буфер |
… |
FIFO- буфер |
|
|
|
АЛУ команд |
|
|
|
|
|||||||||||||||||||||||||
Управляющие регистры |
|
Предвыборка и прогнозирование переходов |
|
|
|
|
|
|
||||||||||||||||||||||||||||
|
|
|
||||||||||||||||||||||||||||||||||
(в том числе – Mashine status word (MSW)) |
|
Instruction Cashe |
|
EIP (счетчик команд) |
|
|
|
|||||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||||||||||
|
|
Внутренняя магистраль микропроцессора |
|
|||||||||||||||||||||||||||||||||
|
|
Основу блока составляют счетчик команд, АЛУ, конвейер команд и группа управляющих, отладочных и тестовых регистров.
Регистр EIP является указателем адреса команды (Instruction Pointer), которая будет выбираться в конвейер команд в качестве очередной команды (в отечественной литературе такое устройство называется счетчик команд).
Конвейер команд МП хранит несколько команд, что позволяет при выполнении линейных программ совместить подготовку очередной команды с выполнением текущей. Команды в конвейер команд поступают с внутренней магистрали микропроцессора и накапливаются в кэше команд. Блок предвыборки и прогнозирования переходов осуществляет трансляцию команд x86 в RISС-команды, прогнозирует последовательность исполнения команд и направляет полученные последовательности команд в соответствующие ветви конвейера команд. Каждый конвейер команд имеет свой буфер (память магазинного типа FIFO), из которого команды поступают в соответствующий регистр команд для исполнения.
АЛУ команд используется для вычисления физических адресов необходимых для работы микропроцессора команд и данных.
Управляющие регистры CR0, CR1, CR2, CR3 имеют длину по 32 бита. Эти регистры устанавливают режим работы процессора (реальный, защищенный и т.д.), контролируют постраничное распределение памяти и т.д. Они доступны только для привилегированных команд. Младшая часть регистра CR0 используется как слово состояния машины.
Отладочные регистры DR0-DR7 содержат адреса 8 точек прерывания и устанавливают, что должно произойти при достижении программой соответствующей точки прерывания. Эти регистры используются при отладке программы с помощью таких отладочных средств, как debug.exe (для реального режима) или ntsd.exe (для защищенного режима).
Тестовые (контрольные) регистры TRj используются для контроля постраничной системы распределения памяти, реализуемой операционной системой.