- •Микропроцессоры и микропроцессорные системы
- •Содержание
- •Введение
- •Успехи интегральной технологии и предпосылки появления микропроцессоров
- •Основные схемотехнологические направления производства микропроцессоров
- •Характеристики микропроцессоров
- •Поколения микропроцессоров.
- •Машина пользователя и система команд
- •Архитектура 16-разрядного микропроцессора
- •Система команд i8086
- •Общая структура мпс
- •Структура микропроцессора и интерфейсные операции
- •Внутренняя структура
- •Командный цикл микропроцессора.
- •Машинные циклы и их идентификация.
- •Реализация микропроцессорных модулей и состав линий системного интерфейса
- •Внутренняя структура
- •Машинные циклы i8086 в минимальном и максимальном режимах
- •Структура микропроцессорных модулей на базе микропроцессора i8086
- •Подсистема памяти мпс
- •Распределение адресного пространства
- •Регенерация динамической памяти
- •Подсистема ввода/вывода мпс
- •Подсистема параллельного обмена на базе буферных регистров
- •Контроллер параллельного обмена к580вв55
- •Последовательный обмен в мпс
- •Универсальныйпоследовательный приемопередатчик кр580вв51
- •Подсистема прерываний мпс
- •Внутренние и внешние прерывания
- •Функции подсистемы прерываний и их реализация
- •Контроллеры прерываний
- •Подсистема прямого доступа в память мпс
- •Контроллер прямого доступа в память к580вт57
- •Высокопроизводительный 32-разрядный контроллер пдп 82380
- •Архитектура контроллера 82380
- •Интерфейс с главным процессором.
- •Функции контроллера пдп
- •Программируемый контроллер прерываний
- •Программируемые интервальные таймеры
- •Контроллер регенерации динамического озу
- •Генератор с состоянием ожидания
- •Сброс центрального процессора
- •Размещение карты регистров
- •Интерфейс с микропроцессором
- •Сигналы сопряжения с микропроцессором 80386
- •Синхронизация шины контроллера 82380
- •Конвейеризация адресов
- •Организация мпс на базе секционированных бис
- •Арифметико-логические секции
- •Секции управления и устройства управления
- •Эволюция структур сфам.
- •Секции управления адресом микрокоманд серии к1804.
- •Организация управляющего автомата
- •Структура устройств обработки данных
- •Мпс с одно- и двухуровневым управлением
- •Расширение архитектурыAm2900
- •Базовый процессорный элемент к1804вм1
- •Организация основных блоков
- •Система инструкций
- •Однокристальные микроЭвм
- •Однокристальные микро-эвм к1816ве48/49/35
- •Структура омэвм
- •Элементы архитектуры омэвм
- •Порты ввода/вывода
- •Система команд омэвм
- •Расширение ресурсов омэвм
- •Однокристальная микроЭвм к1816ве51
- •Семейство однокристальных эвмmcs-51
- •Структура микро-эвм к1816ве51
- •Архитектурные особенности микро-эвм
- •Организация внутренней памяти данных.
- •Машинные циклы и синхронизация микро-эвм
- •Внешние устройства микро-эвм
- •Описание последовательного порта.
- •Таймеры-счетчики
- •Подсистема прерываний
- •Система команд
- •Системы проектирования и отладки мпс
- •Проблемы и особенности отладки мпс
- •Особенности отладки мпс на разных этапах ее существования.
- •Статические отладчики
- •Логические анализаторы
- •Сигнатурные анализаторы
- •Идея сигнатурного анализа
- •Оборудование сигнатурного анализа и требования к проверяемой схеме
- •Системы проектирования мпс
- •Внутрисхемные эмуляторы
- •Литература
Внутрисхемные эмуляторы
ВСЭ включается вместо отлаживаемой МП БИС и должен выполнять все ее функции. Кроме того, с целью облегчения отладки МПС, ВСЭ выполняет в составе СПМ следующие дополнительные функции:
управление ходом вычислительного процесса в МПС, т.е. инициализация начального состояния регистров, запуск программы по шагам или до выполнения заданного условия;
сбор информации о ходе вычислительного процесса в отлаживаемой МПС и передачу ее (информацию) в СПМ для преобразования, анализа, отображения и документирования;
задание программных воздействий на макетный образец непосредственно из ОЗУ СПМ.
ВСЭ включает в себя следующие блоки:
замещаемый МП или его функциональный аналог, реализованный на СИС или в виде БИС с дополнительными выводами;
устройство, повторяющее определенные внутренние узлы эмулируемой БИС, которое делает эти узлы доступными управлению и контролю со стороны СПМ;
специальные схемы распознавания событий, формирующие запросы на прерывание программы пользователя;
память логических последовательностей (ПЛП), предназначенную для фиксации состояний шин МПС в режиме реального времени;
средства связи с шиной СПМ;
буферные и мультиплексирующие схемы.
Схемы распознавания событий ничем принципиально не отличаются от схем формирования запуска ЛА, кроме того, что их выходной сигнал не только прекращает регистрацию в ПЛП, но и формирует запрос на прерывание рабочей программы, передавая управление ЦП СПМ.
ВСЭ может работать в следующих режимах:
опроса;
пошагового выполнения программы пользователя;
то же с автоматическим контролем состояния МПС;
эмуляция выполнения программы пользователя в реальном времени.
1) В режиме опросауправление передается ЦП СПМ, который выполняет диагностические программы, индицирует и изменяет состояния внутренних регистров эмулируемой МП БИС. Кроме того, может быть проанализировано состояние ПЛП. В режиме опроса оператор может задать новые условия прерывания программы пользователя.
2) В пошаговом режимеВСЭ переходит в режим опроса после выполнения каждой команды программы пользователя.
3) В режиме пошагового исполнения с автоматическим контролемрезультаты опроса ВСЭ после каждого шага анализируются ЦП по заранее составленной программе. Программа может предусматривать индикацию состояния МПС (регистров ВСЭ и ВУ, ячеек ОЗУ) в удобной форме после каждого шага (команды) или при выполнении определенных условий.
Режим (3) практически может разрешить почти все проблемы совместной отладки, кроме проблем реального времени. Ошибки, связанные с нарушением временных соотношений между электрическими сигналами, вырабатываемыми различными командами, могут остаться необнаруженными.
Для испытания программы пользователя в реальном времени используется режим эмуляции исполнения программы пользователя. В этом режиме процессор ВСЭ выполняет программу пользователя в автоматическом режиме. Прекращение эмуляции происходит по достижению заданного события - выполнения заданного числа шагов, появление заданного кода на шине или заданной последовательности кодов.