- •Микропроцессоры и микропроцессорные системы
- •Содержание
- •Введение
- •Успехи интегральной технологии и предпосылки появления микропроцессоров
- •Основные схемотехнологические направления производства микропроцессоров
- •Характеристики микропроцессоров
- •Поколения микропроцессоров.
- •Машина пользователя и система команд
- •Архитектура 16-разрядного микропроцессора
- •Система команд i8086
- •Общая структура мпс
- •Структура микропроцессора и интерфейсные операции
- •Внутренняя структура
- •Командный цикл микропроцессора.
- •Машинные циклы и их идентификация.
- •Реализация микропроцессорных модулей и состав линий системного интерфейса
- •Внутренняя структура
- •Машинные циклы i8086 в минимальном и максимальном режимах
- •Структура микропроцессорных модулей на базе микропроцессора i8086
- •Подсистема памяти мпс
- •Распределение адресного пространства
- •Регенерация динамической памяти
- •Подсистема ввода/вывода мпс
- •Подсистема параллельного обмена на базе буферных регистров
- •Контроллер параллельного обмена к580вв55
- •Последовательный обмен в мпс
- •Универсальныйпоследовательный приемопередатчик кр580вв51
- •Подсистема прерываний мпс
- •Внутренние и внешние прерывания
- •Функции подсистемы прерываний и их реализация
- •Контроллеры прерываний
- •Подсистема прямого доступа в память мпс
- •Контроллер прямого доступа в память к580вт57
- •Высокопроизводительный 32-разрядный контроллер пдп 82380
- •Архитектура контроллера 82380
- •Интерфейс с главным процессором.
- •Функции контроллера пдп
- •Программируемый контроллер прерываний
- •Программируемые интервальные таймеры
- •Контроллер регенерации динамического озу
- •Генератор с состоянием ожидания
- •Сброс центрального процессора
- •Размещение карты регистров
- •Интерфейс с микропроцессором
- •Сигналы сопряжения с микропроцессором 80386
- •Синхронизация шины контроллера 82380
- •Конвейеризация адресов
- •Организация мпс на базе секционированных бис
- •Арифметико-логические секции
- •Секции управления и устройства управления
- •Эволюция структур сфам.
- •Секции управления адресом микрокоманд серии к1804.
- •Организация управляющего автомата
- •Структура устройств обработки данных
- •Мпс с одно- и двухуровневым управлением
- •Расширение архитектурыAm2900
- •Базовый процессорный элемент к1804вм1
- •Организация основных блоков
- •Система инструкций
- •Однокристальные микроЭвм
- •Однокристальные микро-эвм к1816ве48/49/35
- •Структура омэвм
- •Элементы архитектуры омэвм
- •Порты ввода/вывода
- •Система команд омэвм
- •Расширение ресурсов омэвм
- •Однокристальная микроЭвм к1816ве51
- •Семейство однокристальных эвмmcs-51
- •Структура микро-эвм к1816ве51
- •Архитектурные особенности микро-эвм
- •Организация внутренней памяти данных.
- •Машинные циклы и синхронизация микро-эвм
- •Внешние устройства микро-эвм
- •Описание последовательного порта.
- •Таймеры-счетчики
- •Подсистема прерываний
- •Система команд
- •Системы проектирования и отладки мпс
- •Проблемы и особенности отладки мпс
- •Особенности отладки мпс на разных этапах ее существования.
- •Статические отладчики
- •Логические анализаторы
- •Сигнатурные анализаторы
- •Идея сигнатурного анализа
- •Оборудование сигнатурного анализа и требования к проверяемой схеме
- •Системы проектирования мпс
- •Внутрисхемные эмуляторы
- •Литература
Реализация микропроцессорных модулей и состав линий системного интерфейса
Для обеспечения функционирования микропроцессора к нему обязательно следует подключить тактовый генератор и буферные схемы, увеличивающие нагрузочную способность системных шин.
Системная шина управления может быть в простейшем случае образована двумя выходными сигналами МП - RD и WR\. Однако, в большинстве МПС фиксируются разряды (все или часть) PSW и на их основе формируется расширенный состав линий управления.
Типичная структура процессорного модуля показана на Рис. 4 .12, в схеме которого, наряду с МП К580ВМ80, использованы СИС серии К580: генератор тактовых импульсов К580ГФ24, системный контроллер К580ВК28 и шинные формирователи К580ВА86.
Тактовый генератор. .ГФ24 (Рис. 4 .13), наряду с выработкой тактовых сигналов Ф1, Ф2, стробирует внешние асинхронные сигналы RESIN, RDYIN по фазе Ф2и формирует сигнал строба STB\ для защелкивания PSW: STB\ = SYNC & Ф1. Сигналы Ф1, Ф2имеют амплитуду 12В; кроме того выдается сигнал Ф2ттлуровня ТТЛ-схем.
Рис.4.12. Структура процессорного модуля на базе микропроцессора i8080
Системный контроллер. .ВК28 (Рис. 4 .14) буферирует шину данных, образуя системную шину данных DB[7:0] с нагрузочной способностью порядка 30 нагрузок ТТЛ. В состав. .ВК28 входит регистр-защелка, фиксирующий 5 разрядов PSW (0,1,4,6,7) по стробу STB\, и логическая схема, формирующая сигналы на 5 управляющих линиях системного интерфейса:
RDM\ - чтение из памяти;
WRM\ - запись в память;
RDIO\ - чтение из внешнего устройства;
WRIO\ - запись во внешнее устройство;
INTA\ - подтверждение прерывания.
Входной сигнал HLDA высоким уровнем переводит все выходы системного контроллера в высокоимпедансное состояние, то же делает и внешний сигнал BUSEN\ - "разрешение работы шины".
Рис.4.13. Тактовый генератор К580ГФ24
Рис.4.14. Системный контроллер К580ВК28
Шинные формирователи. .ВА86 буферируют однонаправленную шину адреса, а сигнал HLDA, поступающий на вход OE\ переводит высоким уровнем системную шину AB[15:0] в высокоимпедансное состояние.
Внешний сигнал RDYINформируется обычно на специальном триггере, что позволяет реализовать, с одной стороны – асинхронный режим обмена микропроцессора с «медленными» устройствами, с другой стороны – пошаговый и потактовый режимы работы системы. На рисункесигнал готовностиRDYINсбрасывается: (1) селектором адреса «медленного» устройства; (2) сигналомM1 =D5&STBв пошаговом режиме; (3) сигналомSYNCв потактовом режиме. УстановкаRDYINосуществляется сигналом готовности устройства или кнопкой «Пуск».
16-разрядный микропроцессор
16-разрядный МП i8086 (К1810ВМ86) явился дальнейшим развитием линии однокристальных МП, начатой i8080. Наряду с увеличением разрядности в i8086 реализован ряд новых архитектурных решений:
расширена система команд(по набору операций и способам адресации);
архитектураМПориентирована на мультипроцессорную работу. Разработана группа вспомогательных БИС (контроллеров и специализированных процессоров) для организации мультимикропроцессорных систем различной конфигурации;
начато движение в сторону совмещения во времени выполнения различных операций. МП включает два параллельно работающих устройства
обработки данных и связи с магистралью, что позволяет совместить во времени процессы обработки информации и передачи ее по магистрали;
введена новая (по сравнению с i8080) организация памяти, которая далее использовалась во всех старших моделях семейства INTEL - сегментация памяти.
Для сохранения преемственности модели с i8080 в i8086 предусмотрено два режима работы - "минимальный" и "максимальный", причем в минимальном режиме i8086 работает просто как достаточно быстрый 16-разрядный i8080 с расширенной системой команд (архитектура МПС на базе i8086-min напоминает архитектуру на базе i8080).
Максимальный режимориентирован на работу i8086 в составе мультимикропроцессорных систем, в которых, помимо нескольких центральных процессоров i8086, могут функционировать специализированные процессоры ввода/вывода i8089, сопроцессоры "плавающей арифметики" i8087.
Определим более четко введенные выше понятия:
Центральный процессор– поддерживает собственный командный цикл, выполняет программу, хранящуюся в системной памяти, по сбросу системы управление, как правило, передается центральному процессору (или одному из ЦП, если их несколько в системе).
Специализированный процессор– поддерживает собственный командный цикл, выполняет программу, хранящуюся в системной памяти, но инициализируется только по команде ЦП, по окончании выполнения программы сообщает ЦП о завершении работы.
Сопроцессорне поддерживает собственный командный цикл, выполняет команды, выбираемые для него ЦП из общего потока команд. По сути дела сопроцессор является расширением ЦП.