В. Аналого-цифровые преобразователи

Аналого-цифровые преобразователи АЦП (ADC) служат для преобразования сиг- нала, представленного в аналоговой форме в цифровое представление, обычно, для после- дующей обработки его в вычислительном ядре САУ.

Прежде всего, характеризуются разрядностью и точностью преобразования. Точность обычно соответствует младшему разряду, хотя у многоразрядных АЦП погреш- ность может быть и больше. Так же, как у ЦАП, помимо внутренних характеристик, точ- ность напрямую определяется точностью задания опорного напряжения.

По времени преобразования АЦП делятся на сверхбыстрые, они обычно реализуют параллельное преобразование и преобразуют за один такт, быстрые – реализуют метод поразрядного взвешивания и преобразуют за число тактов, равное разрядности преобра- зования и медленные. В медленных АЦП преобразование выполняется методом двойно- го интегрирования.

АЦП параллельного преобразования состоят из резистивного делителя, задающе- го уровни напряжения, соответствующие двоичному n-разрядному числу и набора компа- раторов, сравнивающих преобразуемую величину Ain с этими уровнями. В простейшем

Uref

Ain

Uref 2

случае, когда преобразование одноразрядное, достаточно одно- го уровня и одного компаратора(рис. 2.47). На выходекомпара- тора установится дискретный сигнал Do, указывающий, что

_Do входной сигнал Ain меньше (0) или больше (1) половины опор- ного напряжения Uref, т.е. одноразрядный двоичный кодпреоб- разуемой величины.

Если разрядность больше, придется еще добавить компа-

Рис. 2.47

раторов и ввести схему преобразования их выходов в двоичный код. При восьмиразрядном преобразовании потребуется уже 255

компараторов и дешифратор на 8 входов и выходов, т.е сложность схемы растет быстрее, чем 2ⁿ, где «n» - разрядность преобразователя. ИС АЦП параллельного преобразования выполняют обычно восьмиразрядными, при этом типовое время преобразования составля- ет порядка 100 нс.

АЦП поразрядного взвешивания содержат формирователь кода, его обычно назы- вают регистр последовательного приближения РПП , цифро-аналоговый преобразователь ЦАП и компаратор К (рис.2.48). Получив сигнал на начало преобразования Start, преобра- зователь начинает его осуществлять.

Подумаем, как бы мы сами делали эту операцию, пользуясь предоставленными ре- сурсами, а именно, регистром, содержимое которого мы можем изменять, цифроаналого- вым преобразователем и компаратором.

Самый простой способ:

РПП:=0; {обнуляем содержимое РПП} Пока К=0 делай РПП:=РПП+1;

Uref Ain C

Start Ready

RD

Dn

T/H

РПП _Di

ЦАП

Рис. 2.48.

Компаратор сравнивает входной сигнал Ain с выходом ЦАП Odac (пока ячейку Т/Н во внимание не принимаем). На выходе компаратора будет ноль, если

_K Ain<Odac и единица в противном случае. Так что, последовательно увеличивая со- держимое РПП, пока выход компаратора в нуле, мы получим регистре тот первый код, аналоговый эквивалент которого превысит значение Ain. Поставленная за- дача решена, правда весьма неэффектив-

но. При двенадцати разрядном преобразовании нам в среднем придется считать до 2048

(это если сигнал на среднем уровне). Микросекунда на виток в цикле – итого 2 миллисе- кунды – многовато будет.

Вспомним старую притчу о поиске фальшивой монеты, которая чуть легче осталь- ных. Поделим кучу на две части и сравним их вес, затем более легкую кучу снова пополам и так далее. Воспользуемся методом половинного деления для нахождения дискретного числа, чей аналоговый эквивалент наиболее близок к Ain. Для простоты допустим, что у нас преобразование восьмиразрядное. Наибольшее число, размещаемое в байте – 255 или 11111111, его половина 128 или 1000000. Если выход компаратора окажется в нуле, ищем число в верхней половине и устанавливаем на ЦАП 128+64=192 или 1100000, если в еди- нице – ищем в нижней половине: ЦАП:=64 или 01000000. Снова наблюдаемвыходкомпа- ратора и т.д. до самого младшего разряда.

Вы, очевидно, уловили закономерность при обработке каждого разряда: устанавли- ваем разряд в единицу, если выход компаратора в нуле, обнуляем разряд и переходим к младшему, иначе – переходим к младшему. Запишите этот алгоритм как процедуру на Паскале.

Как видите алгоритм весьма прост и он реализован аппаратно в специальном реги- стре – регистре последовательныхприближений РПП (рис. 2.47) и реализуется при подаче сигнала Start.

Но если в процессе преобразования цифруемый сигнал Ain заметно изменится, процесс может не сойтись, поэтому на входе АЦП поразрядного взвешивания предусмат- ривают специальную ячейку аналоговой памяти Т/Н (Track end Hold). В начале преобра- зования ключ (рис. 2.48) на МОП транзисторе на короткое время (несколько десятков на- носекунд) замыкается, конденсатор С заряжается до Ain и затем хранит заряд, поскольку входное сопротивление усилителя ячейки Т/Н велико. Запомнив таким образом в начале преобразуемую величину, мы в процессе преобразования удерживаем ее неизменной, га- рантируя сходимость процесса.

Об окончании преобразования нам сообщает сигнал Ready (готово), который в на- чале преобразования устанавливается в нуль, а в конце вновь восстанавливается в едини- цу. Теперь содержимое РПП равно коду преобразуемой величины и его можно считать, используя сигнал чтения (RD`), по которому выходы регистра переводятся из высокоим- педансного состояния в активное.

Достаточно малое время преобразования (единицы микросекунд), удобное сопря- жение с микропроцессорами, высокая точность и разрядность наряду с относительной дешевизной обуславливают наибольшее применение в современных САУ АЦП поразряд- ного взвешивания.

Друг отдруга ониотличаются рядом особенностей, во первых – разрядностью (от 8-и до 24 разрядов). АЦП, как и ЦАП бывают с параллельным и последовательным вво- доминформации, причем, многоразрядные АЦПобычноделают споследовательным вво- дом. Последовательный канал для ввода преобразуемого числа также выполняют по раз- ному, это синхронная или асинхронная радиальная линия, например, RS-232, либо маги- стральная линия, чаще всего используют линию I²C. Канал I²C описан в приложении к части 1 и Вы можете ознакомиться с его возможностями.

Различаются АЦП и быстродействием, т.е. временем преобразования (от единиц до нескольких десятков микросекунд.

Некоторые АЦП имеют встроенный источник опорного напряжения U_ref, его на- личие заметно облегчает использование ИС, тем более, он бывает должным образом со- гласован с точностью и разрядностью преобразования.

Помимо потенциального входа, отдельные АЦП имеют токовый вход, это часто бываетудобно, особенноприпередаче на большие расстояния, т.к. токовый сигнал лучше защищен от помех.

Помимо основного режима, режима преобразования, ИС АЦП часто имеют допол- нительные режимы тестирования, с ними можно ознакомиться по технической докумен- тации на конкретную ИС.

16

AIN

15

AGND

3

REFout

17

REFin

Тактовый генератор

Опорное напряжение 1,23В

T/H

Регистр

ЦАП А

6

^VSS 18 ^VDD 9

DGND

В качестве типового примера рассмотрим про- стой восьмиразрядный АЦП поразрядного взвешивания МАХ 165 со встроенным источником опорного на- пряжения и параллельным выводом информации, вы- пускаемый фирмой Maxim. Время преобразования со-

5

CLK

последовательных приближений

ставляет 5 мкс. ИС имеет

18-и выводной пластмассо-

₁₄ вый корпус, ее функцио-

CS ¹

RD ²

4

Управляюшая логика

Триста-

бильные

выходные защелки ⁷

D0

...

D7

нальная схема представлена на рис. 2.49.

Основу схемы со-

BUSY

Рис. 2.49

ставляет регистр последова-

тельных приближений, под- ключенный к цифроанало-

говому преобразователю, аппаратно реализующий алгоритм последовательных приближений. Цифроаналоговый преобразователь схемыимеетвывод опорного напряжения, предназначен- ный для подачи его на резистивную матрицу R-2R. Для преобразования можно использовать и встроенный термокомпенсированный источник опорного напряжения, вывод которого RE- Fout следует снаружи соединить с REFin. Можно проводить преобразование как униполяр- ных сигналов, так и биполярных сигналов. Для этого на вывод Vss следует подать отрица- тельное напряжение питания.

Схема имеет встроенный тактовый генератор с входом CLK. На этот вход можно пода- вать внешние тактирующие импульсы, либо подключить его к внешней RC-цепочке с рекомен- дуемыми в техническойдокументациина схему параметрами. При этом будет обеспеченотак- тирование процесса преобразования.

Микросхема активизируется низким уровнем сигнала выбор кристалла CS`. Высокий уровень на этомвыводе не прекращает процесс преобразования, еслион уже былначат. Пре- образование запускается сигналом чтения RD`, поданным на соответствующий вывод. При этом открываются тристабильные защелки, результаты прошлого преобразования появляют- ся навыводах D0…D7 и могут быть считаны микропроцессором сшины данных. Кактолько преобразование начато, выводBUSY (занят) переводится в активный низкий уровеньдокон- ца преобразования. Фронт сигнала на этом выводе говорит о том, что преобразование окон- чено, его результаты могут быть считаны. При считывании запускается новое преобразова- ние.

Интегрирующие АЦП содержатинтегратор, генератор и счетчикимпульсови компа- ратор, сравнивающий значение преобразуемого напряжения A_in с выходом интегратора. При получении сигнала на начало преобразования обнуляются интегратор и счетчик. Интегратор начинает интегрировать сигнал опорного напряжения, а счетчик ведет счет импульсов гене- ратора до тех пор, пока выход интегратора не превзойдет значение сигнала A_in.

Полученный результатсущественно зависитотдолговременнойстабильности генера- тора, поэтому в настоящее время используют в основном метод двойного интегрирования, идея которого показана на рис. 2.50.

Start ^U

C

-Uref

R

Ain

D_Ain

K

>

CT

R C

ain1

ain2

No D_Ain1

Число

&

ГИ

Рис. 2.50

_{D_Ain2} импульсов N

Импульсный сигнал Start обнуляет интегратор, снимая заряд с интегрирующего конденсатора С и сбрасывает счетчик. Входной сигнал A_in интегрируется в течении зара- нее определенного числа импульсов задающего генератора N₀. По сути, это предельное значение, до которого может считать счетчик СТ. При этом угол наклона сигнала интегра- тора ain пропорционален преобразуемому сигналу A_in. Как только счетчик переполнится и начнет считать с нуля, к входу интегратора подключается источник опорного напряжения U_ref обратной полярности по отношению к Ain, поэтому интегратор работает в другую сторону. Начинается отсчет числа импульсов генератора до тех пор, пока выходной сиг- налинтегратора не обнулится. Содержимое счетчика – есть двенадцатиразрядный эквива- лент входного сигнала A_in.

Докажем это. Сигнал U_Ain, который получится при прямом цикле интегрирования измеряемого сигнала A_in составит:

U _Ain K * A_in * N₀ *,

здесь К – коэффициент пропорциональности, определяемый сопротивлением на входе и емкостью интегратора, N₀ – предел счета счетчика, определяемый его разрядностью (если счетчик двенадцатиразрядный – это 4095), τ – период частоты тактового генератора.

Напряжение на выходе интегратора при втором цикле интегрирования будет равно:

^UUref

K *U_ref * N _AIN *.

где N_Ain – новый отсчет счетчика в цикле интегрирования. Знак минус учитывает, что на- пряжение U_ref отрицательно. Сумма напряжений интегрирования в первом и втором цикле равно нулю, поскольку интегрирование во втором цикле идет до нулевого значения. По- этому:

K * A_in * N₀ *K *U_ref * N _AIN *.

Выражая числов счетчикепри втором цикле интегрирования N_Ain, получим:

^N AIN

_^Ain ^Uref

* N₀ .

Таким образом, число в счетчике на втором цикле интегрирования показывает, сколько дискрет (U_ref / N₀) укладывается в контролируемом напряжении A_in. Причем ре- зультат не зависит от параметров интегратора и периода тактового генератора, если допус- тить, что они неизменны в первом и второмциклах интегрирования, что приемлемо, поскольку эти циклы идут один за другим за время гораздо меньшее секунды. Так что дол- говременной стабильности генератора при методе двойного интегрирования не требуется.

Время преобразования ЦАП двойного интегрирования составляет уже десятки миллисекунд, они широко используются в настоящее время в различных тестерах, инди- каторах и других приборах, где быстродействие некритично. Такие ИС АЦП недороги и частоснабженысветодиодным или жидкокристаллическим индикатором.

Дельта-сигма преобразователи относятся к классу интегрирующих и по принци- пу действия и параметрам сходны с АЦП двойного интегрирования. Здесь интегратор в течение времени, определяемого разрядностью счетчика, интегрирует то разность входно- го сигнала Ain и опорного напряжения Uref , то только входной сигнал так, чтобы на вы- ходе интегратора был сигнал, близкий к нулю. Разностный сигнал ведет выход интеграто- ра в одну сторону, сигнал Ain в другую. Причем, в выходном счетчике импульсы счита- ются лишь в те моменты времени, когда суммируется разность Ain и Uref . Код, накопив- шийся за время преобразования в выходном счетчике, и будет представлять цифровой эк- вивалент аналогового сигнала. Чем большее время считается разностный сигнал, тем ближепреобразуемый сигналк опорному напряжению.

Нишу, где требования к времени преобразования не критичны, заняли сейчас в ос- новном интегрирующие преобразователи (двойного интегрирования и дельта-сигма пре- образователи).

В завершение раздела о схемах аналогово-цифровой обработки информации, при- ведемклассификациюаналогово-цифровыхпреобразователей(рис. 2.51).

АЦП

Медленные t<10ms (интегрирующие)

Свербыстрые t<1mks (параллельные)

Быстрые t<100mks (поразрядные)

Одноканальные

Многоканальные

Одноканальные

Многоканальные

С ЖК-дисплеем

С опорным источником

Без опорного источника

С опорным источником

Без опорного источника

С СД-дисплеем

С параллельным выводом Типовая разрядность - 8 бит

С паралл. выводом

8-16 бит

С послед. выводом

22. битa

С последовательным МП интерфейсом

Рис. 2. 51. Классификация аналого-цифровыхпреобразователей.

Вопросы к экзамену.

1. Средства цифроаналоговой обработки информации. Аналоговые ключи и комму- таторы.

2. Цифроаналоговые преобразователи. Схемотехническое построение.

3. Классификация и обзор аналогово-цифровых преобразователей.

4. АЦП параллельного действия и поразрядного взвешивания.

5. Медленные интегрирующие АЦП, АЦП двойного интегрирования, дельта-сигма преобразователи.

Дополнительная литературак гл. 2

***

2. Хоровиц П., Хилл У. Искусство схемотехники: В 3-х томах. Т. 1. Пер. с англ.-4-е изд. перераб. и доп.-М.: Мир, 1993.-413с., ил.

3. Хоровиц П., Хилл У. Искусство схемотехники: В 3-х томах. Т. 2. Пер. с англ.-4-е изд. перераб. и доп.-М.: Мир, 1993.-371с., ил.

4. Хоровиц П., Хилл У. Искусство схемотехники: В 3-х томах. Т. 3. Пер. с англ.-4-е изд. перераб. и доп.-М.: Мир, 1993.-367с., ил.