4. Последовательностные схемы

В основе последовательностных схем, выход которых Y определяется сигналами на входах Х и прошлым состоянием схемы, лежат КЛС, охваченные обратными связями, по- этому все, что ранее было сказано о технологических сериях, оформлении и нагрузочной способности выводов КЛС, относится и к последовательностным схемам.

А. Интегральные триггеры

Элементарной ПС является RS триггер, представ-

18. _Q

    	1

    R	S	Q Q
    0	0	Qi-1 Qi-1
    0	1	1 0
    1	0	0 1
    1	1	Запрещено

    

18. Q

    	1

    

Рис. 2.35.

ленный на рис. 2.35, рядом приведена таблица состояний. Она отличается от таблицы истинности КЛС (рис. 2.29) тем, что при некоторых значениях входных воздействий выход определен прошлым состоянием. Допустим, после включения на выходе Q установилась единица, тогда на нижнюю ячейку ИЛИ-НЕ придет нуль, и если входы S и R

исходно будут в нуле, на выходе Q` будет ноль. Это исходное состояние схемы после включения. Здесь трудно сказать, какое оно будет, все зависит от сравнительного быстро- действия ячеек. Состояние входов «один – один» здесь запрещено и выход не определен.

RS триггеры выпускаются в интегральном исполнении и носят функциональное обозначение ТР. Так, 1533ТР2 – четыре RS триггера с инверсными входами (активен низ- кий уровень), выполненных по ТТЛШ технологии, в основе этих триггеров ячейки 2И-НЕ. Попробуйте нарисовать и объяснить работу такого триггера.

Асинхронные и синхронные, статические и динамические триггеры. Триггеры делят на асинхронные, т.е. переключаемые в любой момент времени и синхронные, мо- мент переключения которых задается специальным разрешающим входом – входом син- хронизации. Синхронные триггеры бывают статическими, когда разрешение на пере- ключение задается уровнем напряжения на входе синхронизации и динамическими, когда переключение происходит по фронту или спаду сигнала на входе синхронизации.

На рис. 2.36 изображен D-триггер или запоминающая ячейка. D-триггер не может

быть асинхронным. В этом случае он превра- щается в простой повторитель. На рис. 2.36,а) он статический, переключаемый при высоком

D T Q		D T Q		D T Q		D T Q
C		C		C		C

а) б) в) г)

Рис. 2.36.

уровне или для краткости – высоким уровнем сигнала синхронизации, на рис. 2.36,б) – ста-

тический, переключаемый низким уровнем, на рис. 2.36,в) – динамический, переключае- мый фронтом сигнала синхронизации. Завершает комбинацию динамический D-триггер, переключаемый при спаде сигнала синхронизации.

Очевидно, Вы знакомы с различными типами триггеров: счетчиками, JK-триггерами. Как отдельные ИС малой степени интеграции в САУ эти элементы сейчас практически не употребляются и интересны нам, как основа построения регистров и ячеек памяти.