- •М.И. Герасимов
- •Оглавление
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах 7
- •Раздел II. Основы теории анализа и синтеза конечных автоматов 50
- •Раздел III. Схемотехника интерфейсов систем управления 69
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления 126
- •Раздел V. Реализация модулей памяти 193
- •Введение
- •Раздел 1. Преобразование параметров сигналов в функциональных узлах Лекция 1. Постановка задачи курса
- •Цель и задачи дисциплины, её место в учебном процессе
- •Место дисциплины в структуре ооп впо
- •Требования к уровню освоения содержания дисциплины
- •Содержание дисциплины
- •Разделы дисциплины
- •Содержание разделов дисциплины
- •Раздел I. Преобразование параметров сигналов в функциональных узлах – 8 час.
- •Раздел II. Основы теории анализа и синтеза конечных автоматов – 4 часа.
- •Раздел III. Схемотехника интерфейсов систем управления – 8 часов.
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления – 10 часов.
- •Раздел V. Реализация модулей памяти – 6 часов.
- •Рекомендуемая литература
- •Учебники (рис. 2)
- •Справочники
- •Программное обеспечение и интернет-ресурсы
- •Методические рекомендации для студентов по изучению учебной дисциплины для очной формы и нормативного срока обучения
- •Указания по работе с основной и дополнительной литературой, рекомендованной программой дисциплины
- •1.5. Советы по подготовке к текущей аттестации и зачету
- •Лекция 2. Преобразователи статических параметров сигнала
- •Лекция 3. Преобразователи динамических параметров сигнала
- •Лекция 4. Релаксационные микросхемы и узлы на их основе
- •4.1. Одновибраторы
- •4.2. Мультивибраторы
- •Раздел II. Основы теории анализа и синтеза конечных автоматов Методические рекомендации для студентов
- •Лекция 5. Анализ функциональных узлов цифровых устройств комбинационного типа
- •Лекция 6. Способы синтеза функциональных узлов цифровых устройств комбинационного типа
- •Раздел III. Схемотехника интерфейсов систем управления Методические рекомендации для студентов
- •Лекция 7. Методы подключения устройств сопряжения
- •7.1. Хабовая архитектура
- •7.2. Шинная архитектура
- •Правила обмена по шине
- •Особенности архитектуры шин
- •Лекция 8. Описание шины isa
- •8.1. Начальные сведения
- •8.2. Сигналы, протокол, циклы шины isa
- •8.3. Общие сведения о разновидностях структуры
- •Лекции 9-10. Структурные решения управляющих систем с протоколом isa
- •9.1. Узел сопряжения с магистралями шины
- •9.2. Селектор адреса
- •9.3. Выработка адресованных команд
- •9.4. Формирователи сигналов оповещения и управления темпом обмена Реализация 16-разрядного обмена данными
- •Асинхронный обмен по isa
- •9.5. Регистр состояния
- •9.6. Регистры данных
- •9.7. Сторожевой таймер
- •9.8. Схема управления прерываниями
- •Раздел IV. Реализация узлов ввода-вывода данных в системах управления Методические рекомендации для студентов
- •Лекция 11. Основные и факультативные функции узлов ввода-вывода
- •Лекция 12. Блоки ввода-вывода дискретных сигналов
- •12.1. Блоки ввода двухпозиционных сигналов. Технические требования и возможности
- •12.2. Блоки вывода двухпозиционных сигналов. Технические требования и возможности
- •12.3. Блоки вывода кодированных и числоимпульсных сигналов
- •12.4. Блоки ввода кодированных сигналов
- •12.5. Блоки ввода числоимпульсных сигналов
- •Лекция 13. Блоки ввода-вывода аналоговых сигналов
- •13.1. Технические требования и возможности
- •13.2. Вывод импульсных сигналов скважности и фазы
- •13.3. Вывод аналоговой информации в виде напряжений
- •13.4. Цифро-аналоговые преобразователи напряжения
- •Цапн с параллельной резисторной матрицей
- •Цап на структурах r-2r
- •Двуполярная схема цапн
- •Параметры цап
- •С татические параметры
- •Динамические параметры
- •Шумы, помехи и дрейфы
- •Характеристики массовых цап
- •13.5. Ввод в су фазовых сигналов
- •13.6. Ввод амплитудных сигналов
- •13.7. Аналого-цифровые преобразователи
- •Основные характеристики ацп
- •Типовые значения характеристик ацп
- •Лекция 14. Схемотехника различных ацп
- •14.1. Параллельные ацп
- •14.2. Последовательные ацп
- •Ацп с линейно изменяющимся эталонным напряжением
- •Ацп с поразрядным взвешиванием
- •Ацп с двойным интегрированием
- •Лекция 15. Сигма-дельта ацп и цап
- •Передискретизация
- •Цифровая фильтрация и децимация
- •Способы реализации цифровых фильтров
- •Дельта-сигма цап
- •Особенности применения
- •Раздел V. Реализация модулей памяти
- •Лекция 16. Схемотехника логических устройств с программируемыми функциями
- •Лекция 17. Узлы постоянной памяти
- •17.1. Постоянные запоминающие устройства
- •17.2. Флэш-память
- •Лекция 18. Узлы оперативной памяти
- •Вопросы для зачета
- •Заключение
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
Лекция 2. Преобразователи статических параметров сигнала
Ниже будут рассмотрены функциональные узлы, изменяющие статические и динамические параметры дискретных сигналов без их логической обработки. Наиболее существенными статическими параметрами дискретных сигналов являются амплитуда напряжения и ток. Соответственно от преобразователей требуется либо усиление по току (мощности), либо согласование каскадов по напряжению.
Ниже приведено несколько способов организации каскадов с повышенной нагрузочной способностью.
А. Для получения значительных токов на выход логической микросхемы может быть включен транзисторный каскад, обычно с общим эмиттером. Пример – управление лампой накаливания – рис. 3.
Рис. 3
Здесь R1 служит для уменьшения вытекающего выходного тока DD1; R2 и VD1 – для надежного запирания VT1 уровнем лог.0, R3 – для преднакала лампы, т.е. для ее постоянного поддержания в нагретом состоянии (без испускания света), что втрое уменьшает ток в момент отпирания VT1. При сборке мнемосхем и табло могут быть использованы интегральные сборки транзисторов, например, К574КT1, КТС622.
Б. При напряжении на нагрузке, отличающемся от +5 В, и/или токах, превышающих допустимые для активных выходов логики, применяются логические элемент с ОК (с ОЭ – крайне редко). Примеры их использования приведены на рис. 4.
Рис. 4
Следует помнить, что светодиоды всегда включаются через токозадающие сопротивления, для ламп накаливания используются схемы с преднакалом, индуктивные нагрузки шунтируются обратным диодом.
В. Логические элементы буферного типа обеспечивают на выходе втрое большие токи, чем логические элементы с активным каскадом, их используют для управления более чем 10 входами последующих микросхем и в случаях, аналогичных приведённым на рис. 4.
Г. Можно получить коэффициент разветвления КРАЗВ>10, введя в логическую цепочку микросхему из серии с большим выходным током, например, из серии К131 вместо К155 (К=15), 1530 вместо 533 (К=360) и т.п. Однако при этом нельзя допустить перегрузки входным током такой микросхемы выхода предыдущего каскада.
Д. Для умощнения по выходу микросхем с активным или буферным каскадом допускается параллельное соединение выходов двух логических элементов, находящихся в одном корпусе. При этом их входы также должны быть соединены параллельно, а коэффициент разветвления будет составлять 1,9 коэффициента разветвления одного логического элемента.
Рис. 5
Задача преобразования уровней лог.0 и лог.1 возникает (а) при сопряжении различных серий микросхем с разным напряжением питания и (б) при управлении транзисторными каскадами и другими нагрузками c UПИТ ≠ 5 В.
A. Для сопряжения микросхем с разными напряжениями питания выпускаются специальные микросхемы – преобразователи уровня (ПУ). Поскольку уровни лог.1 и лог.0 семейства ТТЛ признаны в качестве международных стандартов, то ПУ входят в состав всех других семейств и приводят их уровни лог.1 и лог.0 к стандарту ТТЛ (или наоборот). Такие ПУ есть в составе МОП-серий К176, К561, 564, ЭСЛ-серий 100 и К500, высокопотенциальной логики серий К511, К523 и др.
Для переходов КМОП-ТТЛ рекомендуется применять ПУ даже в случае, если КМОП-схемы питаются от пятивольтового источника, поскольку ПУ обеспечивают также согласование значений входных и выходных токов и сопротивлений. Помимо специальных микросхем возможны и другие схемные решения ПУ (с помощью резистивных делителей, сдвигателей уровня на стабилитронах, диодных фиксаторов, переключателей тока и т.п.). Они приводятся в литературе, например в /5, с.80/.
Б. Для управления нагрузками с повышенным напряжением питания в серию К155 были введены микросхемы с ОК и повышенным допустимым напряжением на выходе (обычно +15 В, для ЛН3 – +30 В).
B. Для формирования логических уровней от низковольтных источников сигналов используются так называемые переключатели тока – дифференциальные транзисторные каскады в ключевом режиме /5, с. 84/. Поскольку I=const (рис. 6), то с ростом Iб1 растет Iэ1, а Iэ2=I-Iэ1 падает, VT2 запирается, U2 возрастает. В /5/ показано, что изменение UВХ на 140 мВ по сравнению с опорным напряжением Е0 приводит к переключению тока с VT1 на VT2 и наоборот. Опорное напряжение формируется обычно на стабилитроне повышенной стабильности, транзисторы выполняются в виде интегральной сборки. В упрощенной схеме вместо источника тока может быть включен резистор о R>>Rк.
Г
Рис. 6
Рис. 7. Компаратор
напряжений КР554СА3
(назначение выводов 5 и 6 –
балансировка
нуля,
стробирование)
Д. Нередко для преобразования уровней применяют оптронные схемы гальванической развязки, включающие светодиод и фоточувствительный полупроводниковый элемент (диод, транзистор, составной транзистор, тиристор). Устройства с диодами обозначаются АОД, с триодами – АОТ, с тиристорами – АОУ. Схема развязки может быть выполнена также в виде гибридной микросхемы и включать формирователь логического уровня. Для управления микросхемами серии 134 предназначена микросхема развязки 249ЛП1, для серии 133 – 249ЛП3, для серий К155, К555 и др. – микросхема К293ЛП1. Развернутое УГО этих схем приведено на рис. 8. Распиновка вне скобок относится к 249ЛП1, в скобках – к 249ЛП3. Применяя оптронные развязки, следует не забывать включать последовательно с их светодиодом токозадающий резистор. Более подробно схемные решения оптронных узлов развязки рассмотрены в /7, 8/.
Рис. 8
Другой вариант ПУ с гальванической развязкой входной и выходной цепей – трансформаторные схемы, однако, их применяют всё реже.